京 (スーパーコンピュータ)

出典: フリー百科事典『ウィキペディア（Wikipedia）』
（京速計算機から転送）
移動： 案内, 検索
Ambox currentevent.svg
 この記事は現在進行中の事象を扱っています。
内容は最新の情報を反映していない可能性があります。このタグは2006年5月に貼り付けられました。
次世代スーパーコンピュータの1筐体

京（けい、英：K computer）とは、文部科学省を中心に開発が進められている次世代スーパーコンピュータシステムの名称（愛称）である[1]。従来は「次世代スーパーコンピュータ」、「汎用京速計算機」、「京速」などと呼ばれていた。

理化学研究所次世代スーパーコンピュータ開発実施本部を開発主体として、総事業費約1120億円を投じ、富士通から購入。2012年（平成24年）の運用開始時に理論演算性能10ペタフロップス（演算速度は毎秒1京回）の達成を予定している[2]。2011年（平成23年）6月、LINPACKベンチマークにおいて8.162ペタフロップスを達成し、TOP500リストの首位を獲得した[3]。2011年（平成23年）11月、最終構成でのLINPACKベンチマークにおいて後述の通り世界初の10ペタフロップスを達成し、再びTOP500リストの首位を獲得した[4]。現在では世界最速記録を持っている（2011-11-14）。

目次

[編集] 概要

次世代スーパーコンピュータプロジェクトは、2005年（平成17年）に文部科学省と理化学研究所で開始され、2006年（平成18年）に国家プロジェクトとなった。プロジェクトの目的は、過去に世界最高性能を記録した数値風洞、CP-PACS、地球シミュレータに続くナショナル・リーダーシップ・スーパーコンピュータ[5]の構築、およびプロジェクトを通じた計算科学・計算機科学分野の人材育成である。今後5-10年の計算需要に基づき、性能目標のひとつとしてLINPACKベンチマークでの10ペタフロップス達成を掲げている。

特定分野に特化した専用機ではなく、幅広い用途に応用できる汎用計算機である点を特徴としている。当初はベクトル機・スカラ機からなる複合型を計画していたが、2009年（平成21年）5月のNECの撤退により、スカラ型に設計が変更された。

現在、TOP500で上位の計算能力を持つスーパーコンピュータの多くがx86系もしくはPower系のCPUを採用しているが、サン・マイクロシステムズが開発・製造したSPARCを元にしたSPARC64TM VIIIfxおよびTofuと呼ばれる6次元メッシュ／トーラスのインターコネクトなど、富士通が開発した国産技術で構成されていることも特徴である。

2009年（平成21年）11月の事業仕分けで、事実上の凍結と判定されたことを機会に、各種の議論が行われた。

[編集] 歴史

2005年（平成17年）、文部科学省科学技術・学術審議会等に「政府の国家戦略として最先端の性能を持つスーパーコンピュータの研究開発を持続的に推進していくべき」との提言が提出された[6]。 2005年（平成17年）10月、文部科学省のイニシアティブにより、開発主体の理化学研究所を中心にプロジェクトが開始した[7][8]。

2006年、文部科学省による事前評価での(1)ターゲットの明確化 (2)ベクトル部分の再検討 (3)ソフトウェア開発 (4)開発体制の構築 (5)日本全体の計算資源の役割分担を含む中長期的な計画等の必要性についての指摘を受け、フォローアップを実施した[9]。 2006年9月、世界最高性能を目指した次世代スーパーコンピュータ・システムの概念設計が開始された[10]。 概念設計段階では、それぞれの専門分野から技術を持ち寄り、要素技術の開発を行った。

  1. ソフトウエア（OS、ミドルウェア、アプリケーションソフトウエア）等の設計・研究開発
  2. ハードウエア（計算機システム及び超高速インターコネクション）の設計・研究開発
  3. 「先端計算科学技術センター（仮称）」の最適立地・運用に関する調査研究

2007年3月28日、神戸市中央区のポートアイランド内に立地されることが決定された[11]。

2007年4月9日、理化学研究所が21本のターゲットアプリケーションを選定した[12]。

2007年9月、ハードウェアの概念設計が完了した。日本のコンピュータ会社3社でベクトルとスカラ汎用複合システムを開発することが決定し、日本電気と日立製作所がベクトル型を、富士通がスカラ型の詳細設計をそれぞれ担当することになった[13]。

2009年3月、富士通が次期スパコン向けプロセッサSPARC64 VIIIfxの論理仕様書を公開した[14]。

2009年5月13日、富士通が世界最速128GFLOPSの性能を持つプロセッサの開発に成功したと発表した[15]。同日、日本電気が、製造段階における同社の開発費負担が100億円を超える見込みであり、過大であるとして、当プロジェクトからの事実上の撤退を表明した[16]。このため、日本電気との契約により本プロジェクトに参加していた日立製作所も同時に撤退[17]。これを受けて理化学研究所では、富士通との共同開発により、スカラ型単独で当初計画どおり2012年に世界最速のシステムを完成させることを決定した[18][19][20][21]。また翌2010年7月14日、日本電気に対して損害賠償を求める民事調停を東京地方裁判所に申し立てた[22]。

2009年7月22日、文部科学省が次世代スーパーコンピュータの戦略分野を決定した[23]。

2009年11月13日の行政刷新会議の「事業仕分け」で、当プロジェクトは「予算計上見送りに近い縮減」（事実上の凍結）と判定された[24][25][26]が、これに対して計算基礎科学コンソーシアムなどの科学技術関連団体が相次いで緊急声明を発表し[27]、25日にはノーベル賞・フィールズ賞の日本人受賞者が緊急会見において懸念を表明した[28] 。 また同日、理化学研究所の野依良治理事長は「先進各国が国の威信をかけてスパコンの開発にしのぎを削っている。いったん凍結すれば他国に追い抜かれる」とし、仕分けの流れを批判した[29]。

これに対して川端文部科学相は11月17日、鳩山内閣の方針は科学技術を重視するものとして予算確保を目指す方針を明らかにし[30]、 また11月22日には菅直人副総理兼国家戦略担当相も次世代スーパーコンピューターの開発事業費について「当然、見直すことになる」と述べ、政府は廃止などの判定が相次いだ科学関連予算について予算復活を認める方針を固めた[31]。12月9日に政府は「必要な改善を行いつつ推進」と評価を見直した[32][33]。12月11日、文部科学省は当初の開発計画を変更し、世界一を目指す立場には固執せず、各地の大学が遠隔地からも研究に参加できるようネットワーク機能の強化を目指す方針を決めた[34]。12月16日の大臣折衝により、文部科学省の他の事業でも約50億円削減するほか、説明会などを開いて国民の理解を得ることを条件に、概算要求から約40億円減の約228億円が計上される見通しとなった[35]。

2010年1月28日、理化学研究所が「次世代スパコンについて知る集い」第1回会合を京都で開催[36]。3月2日に第2回会合が仙台、6月12日に第3回会合が東京、10月1日に第4回会合が神戸で開催された[37][38][39] 。

2010年3月5日、文部科学省主催の「革新的ハイパフォーマンス・コンピューティング・インフラ（HPCI）フォーラム」が、また3月12日には情報処理学会主催のスパコンフォーラム「計算科学技術と次世代スーパーコンピューティング基盤」が東京で開催された[40][41]。

2010年4月12日、理化学研究所が次世代スーパーコンピュータの愛称募集を開始した[42]。1979件の応募をもとに、同年7月5日「京（けい）」と決定された[43]。

2010年4月28日、文部科学省がHPCIの構築に向けたグランドデザインに関する意見募集を開始した[44]。

2010年5月11日、文部科学省主催のHPCIの構築に向けた意見交換会が大阪で、また5月14日には東京で開催された[45]。

2010年5月27日、文部科学省がHPCIの構築を主導するコンソーシアムへの参画機関公募を開始した[46]。

2010年7月1日、理化学研究所が計算科学研究機構を設立した[47]。

2010年7月27日、理化学研究所は途中撤退したNECに対して、70億円の損害賠償を求める民事調停申立を行った。

2010年7月28日、文部科学省がHPCIの構築を主導するコンソーシアムの構成機関を決定した[48]。

2010年9月28日、文部科学省がHPCIの構築に関する意見募集を開始した。締切は2010年10月19日17:00であった[49]。

2010年9月28日、富士通が次世代スーパーコンピュータ「京」の第一号筐体を出荷した。石川県かほく市の富士通ITプロダクツにて、出荷セレモニーが開催された[50]。

2010年10月1日、理化学研究所が計算科学研究機構の設立記念式典を開催した[51]。次世代スーパーコンピューターの一部が報道陣に公開された。計算科学研究機構は同日より拠点を東京から神戸に移し、事務担当や技術者など約130人が設置や稼働の準備に当たった[52]。

2011年6月20日、整備途中段階の構成である672筐体（CPU数68,544個）の状態で28時間00分に渡りLINPACKベンチマークを実行した結果、8.162ペタフロップス、実行効率93.0％を達成したと発表した。これにより、TOP500リストの首位を獲得した[3]。

2011年11月2日、LINPACKベンチマークにおいて10.51ペタフロップス（毎秒1.051京回の浮動小数点演算）、実行効率93.2%（LINPACK結果10.51PFLOPS／理論効率11.28PFLOPS）を記録し、当初の性能目標を達成したと発表した。これは、最終構成である864筐体（CPU数88,128個）の搬入と据付を完了し、10月7日-10月8日にこれらの基本動作と設計性能を確認するために29時間28分間LINPACKベンチマーク・プログラムを走らせて計測した結果である[53]。

2011年11月7日、開発元の富士通は、「京」のSPARC64 VIIIfx（8コア）をベースにして性能を向上させたプロセッサSPARC64 IXfx（16コア）を搭載した新機種PRIMEHPC FX10の販売を開始した[54]。FX10では、1CPUあたりの価格を京と同程度、性能を約2倍としている。11月14日に、東京大学情報基盤センターに50ラック、理論性能1.13ペタフロックスの構成のPRIMEHPC FX10が納入される事が発表された[55]。

2011年11月15日、スパコンの総合的な性能を評価するHPCチャレンジベンチマークの実測結果により、2011年「HPCチャレンジ賞」の4部門全てで第1位を獲得[56]。

2011年12月22日、理化学研究所が開発途中で撤退したNECに対して70億円の損害賠償を求めて起こしていた裁判に対して、NECが理化学研究所に2億円払うことで和解した[57]。理化学研究所側は「満足したわけではないが裁判所の判断でやむを得ない」とコメントした。

[編集] 費用

構築費は2009年度（平成21年度）時点で約1120億円（1020億円の国費と100億円の民間資金持出額）を見込んでいる[58]。 また運用費は年額80億円（電力代22〜29億円、計算機等保守費23〜32億円、運営費12.6億円、その他保守費14〜17億円）を見込んでいる [59]。

時期・用途・構成などは異なるが、他の主なスーパーコンピュータとの単純比較は下表の通りである。

システム名 構築費
（億円）		 運用費
（億円/年）		 性能
(LINPACK
TFLOPS)		 備考
京（予定） 1120 80 10,000 2012年稼働予定
Blue Waters（予定） 244[60]+200[61] 80 15,000 キャンセル
Tianhe-I 71 16 2,566 2010/11 - 2011/6 TOP500 1位
TSUBAME2.0（2010年時点） 34[62] 2 1,192 2010/11 - 2011/6 TOP500 4位
Roadrunner 118 - 1,375 2008/6 - 2009/11 TOP500 1位
Blue Gene/L 90 - 596 2004/11 - 2008/6 TOP500 1位
地球シミュレータ（当初） 600 50 35.86 2002/6 - 2004/6 TOP500 1位

なお、学生数、大学数、国家規模や研究規模が異なるため、単純な比較はできないが、米国のスーパーコンピュータ関連の国家予算は2008年度時点で年間約1500億円である[63]。 また日本の主要大学・公的研究機関の同予算は、事前評価が行われた2005年度時点で約260億円である[59]。

[編集] 議論

「スーパーコンピュータ#次世代スーパーコンピュータプロジェクト」および「行政刷新会議#科学関連」も参照

[編集] 初期の議論

2007年にエコノミストの池田信夫は、プロジェクトの目的が「世界一を取り返す」になっていること、「時代遅れ」のベクトル型を採用していること（最終的にはスカラ型になった）、巨額のプロジェクトがITゼネコン3社と随意契約されたことなどを背景に、「時代錯誤の大艦巨砲プロジェクトで効率が悪い」「スパコンの名を借りた公共事業」「『新たにCPUから作る』という計画が、ムーアの法則を無視した愚かな発想」と批判した[64][65]。

[編集] 事業仕分けでの議論

2009年11月13日には「事業仕分け (行政刷新会議)」で、当プロジェクトは「予算計上見送りに近い縮減」（事実上の凍結）と判定されたが、この際の両者の主な主張は以下であった[66]。

  • 文部科学省側の配布資料
    • 高速･高精度シミュレーションによる科学技術の飛躍的進展（例：省エネ半導体の開発、ウィルス挙動解析で創薬）
    • 国家に必要な最先端IT技術の獲得（例：超微細半導体プロセスなど）
    • 気候変動問題解決への貢献（地球温暖化問題対策の立案に不可欠）
    • 産業競争力強化（経済効果 3.4兆円、効果事例 8400億円、基本特許獲得 4300億円）
  • 評価者（仕分け人）側の評価コメント
    • 10ペタスパコン開発が自己目的化している。大事なのはスパコンを生かして、どのような政策効果を出していくか。
    • ハード（ウェア）の戦いではなく、ソフト（ウェア）の戦いをするべき。
    • 科学技術の必要性、重要性は理解できるが、世界一のみを目指す時代ではない。
    • ベクトル、スカラの選択も、総括が不十分。NEC（ベクトル型）の撤退理由も調査して見直しすべき。
    • スパコンの国家戦略を再構築すべき。現状はスパコンの巨艦巨砲主義に陥っていないか。日米共同なども模索すべき。

なお理化学研究所の平尾公彦副本部長（前東京大学副学長）は、「国民に夢を与える、あるいは世界一を取ることによって夢を与えることが、実は非常に大きなこのプロジェクトの一つの目的でもあります」と述べた[67]。

[編集] 事業仕分け後の議論

事業仕分けを契機に、以下を含めた多数の発言や議論が行われた（直後の発言は歴史を参照）。

  • GRAPEなどの多体問題専用計算機で有名な国立天文台教授の牧野淳一郎は、「メモリバンド幅やネットワーク性能とか色々考えても、高々 10Pflopsに1100億は2012年の数字としては高価にすぎる」、「性能当りで（コストが）高い、ということが日本の計算科学の将来に明らかな悪影響をもつ」と批判した[68]。
  • 汎用パーツを用いることにより、わずか3800万円でこれまで国内最速であった「地球シミュレータ2」を超える多体問題専用スパコンを開発した長崎大工学部テニュアトラック助教の濱田剛は、地球シミュレータや京速などの巨費を投じたスパコンの開発方針について「素直にいいとは言えない。方向性が逆。」と述べており、スパコン開発はコストパフォーマンスを重視して行われるべきとの見解を示した[69]。
  • 2009年12月18日、「仕分け人」でもあった東京大学教授の金田康正は、「国策スパコン自体には期待しているのだが、現状のスパコン事業のやり方には到底賛成しかねる」と発言した[70]。

[編集] 詳細

2002年（平成15年）度には、既に関連要素技術の先行研究開発が開始されており、それらは次の通り[71]。

[編集] ソフトウエア系

PHASE 大テーマ 時期 テーマ 目的の詳細 課題 備　考
PHASE_1 グリッドミドルウェア 平成15年度～平成22年度 遠隔利用と外部接続支援 各地に散在するHPC間の連携基盤の提供 個別に構築されたシステム間の連携（効率とバランスの考慮） 一部は、既にSuperSINETやTSUBAME、Super Cluster、Bio Grid等で実現済み。今後、国際連携に向けた国際標準化等の様々な課題解決に向けた実験や検証計画の方向性とコンセンサスの生成が必要
PHASE_2 異機種統合ソフトウエア 平成18年度～平成22年度 異なるアーキテクチャーのシステムを統合するフレームワークの開発 各地に散在する実験装置、データベース、スーパーコンピュータをどこからでも活用可能なユビキタス研究開発環境の構築 アーキテクチャーの違うコンピュータ群を接続するための、共通ライブラリ等の構築。 米国にて構築中のNLS等との間でも情報交換を進めている。将来的には、三極全体で相互利用可能な環境を目指している。
PHASE_3 グランドチャレンジアプリケーション（NAREGI） 平成15年度～平成22年度 次世代ナノ統合シミュレーションの研究開発 次世代ナノ統合シミュレーションとは、ナノ新材料・新機能（新半導体材料等）[1]を創出するなど、最先端の知的ものづくりを支援するために、ナノ材料系全体シミュレーション基盤ソフトウエアの研究開発を行う。 ナノ材料の物理的特性を生かしたシミュレーションソフトウエアの開発。材料工学、量子力学等の分野の学際連携。 新半導体材料のみならず、生体機能分子や様々な産業用機能分子等のシミュレーション技術が望まれている。なぜならば、これらの素材が新しい産業に与える影響が大きいためである。
平成18年度～平成24年度 次世代生命体統合シミュレーションの研究開発 次世代生命体統合シミュレーションとは、テーラメイド医療・創薬等を実現するために、遺伝子レベルからたんぱく質レベル、さらには細胞レベル、そして臓器機能レベルに至るまで人体スケールの個々の要素から全体に至るまで人間系を最適に解析可能な総合シミュレーション基盤の研究開発を行う。 ゲノム工学からたんぱく質工学へ、さらにその先にある機能工学を目指した研究。 ゲノム創薬や高度な外科手術（遠隔手術）、遠隔診断等を支援するソフトウエア開発。さらには、人体の構成要素全体をシミュレーションする統合シミュレーション環境の構築。
PHASE_4 マルチスケール・マルチフィジックス系全体のシミュレーション 平成17年度～平成19年度 革新的シミュレーションソフトウエアの研究開発 連続体や離散系にかかわらずスケールの異なる物理現象を対象とした、統一したシミュレーション環境とフレームワークを開発することが目標 各スケール毎に最適化された、境界解析手法、熱力学解析等を組み込んだライブラリ群と、それを活用するためのツール群。 ナノテクノロジー分野、エンジニアリング分野[2]、ライフサイエンス分野、防災分野等である。この成果は、事業化も視野にいれて最終段階に向けて基礎研究が終わろうとしている。
平成18年度～平成23年度 次世代高精度・高分解能シミュレーションの開発 複数の現象が相互に影響しあうようなマルチスケール・マルチフィジックス現象[3]の解析を実現する効率的な計算手順を確立し、複雑な工業製品の設計・開発などの先端シミュレーション技術の開発が目的。 アット・スケール、フェムト・スケール、ナノスケールからメートル・スケール、天文単位、パーセク・スケール、メガ・パーセクスケールまで、観測・観察データとの整合性を取るモデル計算手法の開発 理学・工学・医科学等の理科学全体の学際研究分野
  • ^ナノ分野における最大の課題は、目的もしくは目標とする機能を得るために、どのような構造が一番望ましいのかを見つけるための試行錯誤を減らすためのシミュレーションである。なぜならば、これまでこの分野においては、機能と構造の間の相関関係から見出すのではなく、ヒューリスティック（試行錯誤的）な方法によって新しい分子構造が見出されてきたためである。
  • ^天文学や物理学分野からの課題としては、現在進められているALMAプロジェクトや重力波検出、さらには、次世代核融合実証炉等における炉設計、高エネルギー物理学分野においては、次世代加速器の内部反応予測シミュレーション、地球科学分野における様々な可視化シミュレーション（具体的には断層モデルの可視化等）、気象学的には中長期予報のためのシミュレーション分野の拡充等が要望として上がってきている。宇宙航空分野においては、人工衛星の機能設計や国際宇宙ステーションにおけるシミュレーション、将来の月への基地建設、有人火星探査におけるリスクシミュレーション等の分野からの要望も生じている。
  • ^マルチスケール・マルチフィジックス現象とは、例えばトンネル効果のようにある閾値を超えた箇所において、それまで絶縁体であったものが、突然導体に変わる等の現象を指す。自然現象では良く見られ、雪崩、超伝導、相転移、カオス現象などが例として挙げられる。

[編集] ハードウエア系

PHASE 大テーマ　　 時期 テーマ 目的の詳細 課題 備　考
PHASE_1 次世代HPC用ハードウェア研究開発 平成17年度～平成19年度 システムインターコネクト技術の研究開発 大型システム内の内部結合をより高速により効率的に行う仕組みであるインターコネクト技術において、次世代HPCにて使用可能なレベルまでのより高速化と省電力化を目標とする。 スカラ分散、ベクトル分散型にかかわらず、相互に接続されたシステム全体のデータ通信の最適化及び半導体設計・製造技術の確立。 同期設計の場合、半導体のダイ（パッケージを含めるとチップ）や半導体を乗せる基板の設計は、光の速度に依存するクロック数を上げると、その大きさをより極小化しなければならないという問題があり、これを克服するために、電子の高速移動が可能な半導体の開発と光技術の活用等が求められている。
内部結合IP化による実効効率最適化方式 システム内部の機能要素にIPアドレスを与え、それぞれの機能要素のリソースをモニタリングすることによって、最適なジョブ分割を行いスレッドを機能要素[4]に送り込む技術の開発 ダイナミックアルゴリズムやスタティックデータフロー技術の確立 IPv6やダイナミックIP等の技術が活用される予定。
低電力高速デバイス・回路技術・論理方式 将来予測される45nmプロセスの半導体を実現するために必要な技術開発を行うことが目的。 安定した3次元集積回路や45nmプロセスを達成するために必要とされる、半導体製造技術の確立。 ポストシリコン[5]、非同期設計[6]、量子論理[7]等の基礎的研究開発を進めることが重要であるとの認識から研究開発が進められている。なお、一部の研究開発はCOEプログラムとして採択済み。
CPU・メモリ間光配線技術 将来予測される量子コンピュータや既存のコンピュータのCPUとメモリ間において、直接光結合を行うことによって、帯域損失の少ない高速の通信を可能にする光インターコネクション技術開発を行うことが目標。 PE内部に光インターコネクションを設けるための設計・製造技術の確立 現在、大型機等において512ビットのマシーンが出現し、内部バスは1024～2048ビットにも達しており、バスへの配線が増えるために小型化にはつながらない。コンピュータを小型化する事は、省電力性向上と高性能化を図るには必須であり、配線を減らすための光インターコネクション技術の研究開発が行われている。
PHASE_2 通信・演算情報の爆発的増大に備える超低消費電力技術の創出 平成17年度～平成23年度 次世代の汎用高速計算機構築に向けて、消費電力あたりの処理性能を100倍から1000倍にする超低消費電力技術の確立のための基礎研究 既存の技術においてもトランジスター数で2.5億を超えており、将来は3億から6億にも達する。この時、半導体の温度がベース材料の融点に達する予測もある。この過酷な条件を乗り越え、次世代の計算機技術である新たな素子製造基盤を確立するための超薄膜半導体デバイスや光量子デバイス、さらには高温超伝導を含む新規デバイス構築技術の確立が目標とされる。 新規デバイス技術。現在、有力視されているのは、高温超伝導、ポストシリコン。量子コンピューターは、次次世代以降の確立予定。 このテーマでは、現在進められているシミュレーション技術、半導体プロセス技術、高温超伝導技術等の多観点から研究開発を行い、超低消費電力デバイスの研究開発が行われる予定。なお、薄膜超伝導や量子干渉素子等で培われた超微細構造加工技術や量子状態を観測できる量子ホログラフィック顕微鏡等も活用する予定。
  • ^機能要素とは、CPU及びローカルメモリを含めた機能単位のこと。これをPE（Processor Element）と呼ぶ。なお、GRAPEシリーズ、Transputer、コネクションマシーン等の設計で行われたローカルメモリを含まない純粋なPEも存在すれば、PACSシリーズやBlue Geneのようなローカルメモリを含むPEも存在する。（ローカルメモリ：CPU等に内蔵されたキャッシュメモリとは異なる一般的メモリのこと）
  • ^ポストシリコンとは、カーボンナノチューブトランジスタやナノワイヤレストランジスタなどのことを指す。将来的は、高温超伝導素子等もあげられるが、周辺技術も含めて未完成のため、将来の課題となっている。
  • ^回路技術として同期・非同期混在設計などが挙げられている。これらの回路技術とソフトウエア技術（コンパイラ等）を上手に組み合わせることが課題。
  • ^論理方式として同期・非同期混在設計があり、同期式論理はほぼ完成の領域にあるが、非同期式論理は、未完成であるため、この分野の研究開発を完成に結びつけるための研究開発が進められている。なお、量子論理に関しては、基礎的研究の段階である。

[編集] 全体スケジュール

下表は2006年初頭時点の予定表である。

PHASE 時期 項目　　 備考
設計 平成18年度～平成19年度 ユーザーヒアリング、性能見積、ハードウエアの仕様検討 仕様項目の洗い出し、目標性能を達成するための性能見積もり、複数のハードウエアの仕様検討
実装技術の製造と評価 平成20年度～平成21年度 回路設計、LSI化、基板製作、試作機組み立て、評価 開発ベンダーの選定、回路設計、試作機（最高性能の10%～50%程度の機種構築）の構築
実機製作 平成21年度～平成22年度 システム全体の製作、特定処理計算加速部の完成→性能評価 試作機を元にした特定処理計算加速部[8]の完成、LINPACKによる性能評価
システム強化 平成23年度～平成24年度 大規模計算処理部[9]と逐次処理計算処理部[10]のシステム強化→総合評価 試作機において製作した大規模計算処理部と逐次処理部（現在の予定ではベクトル型とスカラ型混在[11]の見込み。大規模ベクトル型と大規模スカラ型の混在に関しては技術的挑戦となるため、ベンダー間での調整が行われると思われる。）のPE数を増やすことで、システムの強化を行う（数値風洞シミュレータと同じ手法）。この頃までには新たな性能評価の指標値における議論が決するため、新基準に基づく性能評価を行う予定。
  • ^特定処理計算加速部とは、ある特定のアルゴリズムをハードウエアに置き換えることによって、演算効率を上げる仕組みのこと。具体的には、計算要素をPE連鎖によるパイプラインに置き換えることで、計算処理を加速させる計算処理装置のこと。
  • ^大規模計算処理部とは、これまで通りの大規模スカラ演算が可能な計算処理装置のこと。よって、この部分に関しては、仮想ベクトル処理が行われる予定である。
  • ^逐次計算処理部とは、リアルタイム計算を可能にする計算処理装置のこと。特に、ハードウエア・コンテキストスイッチ等の処理を高速化することによって、スカラ型計算の効率を高め、通常の計算処理を行う計算機構のこと。
  • ^ベクトル・スカラ混在型の場合には、浮動小数点計算部と10進計算部の結合型では例がある。スーパーコンピュータ技術史にも記載があるように、スーパーコンピュータは、浮動小数点部を独立させ、計算サービスを行う専用プロセッサとして提供されてきた経緯から踏まえても普通のことである。しかしながら、浮動小数点専用機単体として、ベクトル・スカラ混在型の設計は数多くの解決するべき課題に直面すると思われる（特にソフトウエア開発や相互システムを繋ぐネットワーク等に関して）。アーキテクチャの異なるコンピュータを同期させるためには、マスタークロックを用いる方法が主流になると思われる。また、システム間での協調システムとして、非同期設計技術が用いられるものと思われる。

以後は歴史を参照。

[編集] ハードウェアの構成

  • 全体構成[72][73][74]
    • 全体で864ラックからなる。
    • CPU数は 88,128個 (864ラック×102ノード×1CPU)
  • ラック
    • 1ラックあたり102ノード。1ノード、1CPU。
    • 24枚のシステムボード
    • IO用システムボード
    • 磁気ディスク
    • 電源
  • CPU
    • SPARC 64 VIIIfx
    • 8コア, L2 6MB を共有
    • 2GHz
    • プロセスルールは 45nm
    • 128 GFLOPS/CPU (= 8 FLOPS×8コア×2GHz)
      • 例えば、インテルだと、Xeon E5-2650 (2GHz) と同じ
    • 58W
    • 水冷
    • 1CPUあたり構築費127万円、運用費9万円/年
  • メモリ
    • DDR3 SDRAM
    • メモリ帯域は、64GB/s。
    • メモリコントローラは CPU 内蔵
  • インターコネクトコントローラ
    • ノード間を 100GB/s で接続
      • 100GB/s = 5GB/s × 10接続 × 2(送信＋受信）
    • Remote Direct Memory Access エンジンを4つ
    • 遅延は 100ns
    • チップは 312.5 MHz で動作
    • 6次元メッシュ/トーラス構造でノード間を接続
  • OS は Linux
  • ファイルシステムは Lustre
  • Open MPI

[編集] PRIMEHPC FX10

富士通の一般販売商品は PRIMEHPC FX10 で、2011年11月7日に販売開始、2012年1月より出荷[75][76]。京との比較で、値段据え置きで、CPUの性能が2倍弱速くなった。

  • ラック
    • 96ノード
    • 1/8〜1024ラックで販売。価格は50ラック程度で50〜70億円。1CPUあたり100万円強。
  • CPU
    • SPARC64 IXfx
    • 16コア
    • 1.650GHz または 1.848GHz
    • 211.2 GFLOPS または 236.544 GFLOPS
    • 110W
    • 水冷
  • メモリ
    • 1CPU あたり 32GB または 64GB
    • メモリ帯域 85GB/s。DDR3-1333×8チャンネル[77]．

[編集] 同時期に稼働予定のスーパーコンピュータ

[編集] 周辺への影響

[編集] 脚注

  1. ^ 次世代スーパーコンピュータの愛称は「京（けい）」と決定 - 理化学研究所
  2. ^ “理化学研究所次世代スーパーコンピュータ開発実施本部”. 2010年1月20日閲覧。
  3. ^ a b “京速コンピュータ「京」が世界1位に －世界最高性能8.162ペタフロップスを達成し、TOP500リストで首位獲得－”. 理化学研究所/富士通株式会社. 2011年6月20日閲覧。
  4. ^ Japan’s K Computer Tops 10 Petaflop/s to Stay Atop TOP500 List
  5. ^ “ナショナル・リーダーシップ・スパコン(NLS)とナショナル・インフラストラクチャ・スパコン(NIS)の変遷”. 文部科学省. 2010年1月20日閲覧。
  6. ^ “計算科学技術推進ワーキンググループ第2次中間報告概要 (PDF)”. 文部科学省 (平成17-08). 2010年1月20日閲覧。
  7. ^ “異機種複合システムRSCC(Riken Super Combined Cluster)とその将来計画”. 理化学研究所 (平成17-08). 2010年1月20日閲覧。
  8. ^ “京速計算機システムの開発主体に関する提言書”. 文部科学省 (平成17-10). 2010年1月20日閲覧。
  9. ^ “「最先端・高性能汎用スーパーコンピュータの開発利用」のフォローアップ結果”. 文部科学省 (平成18-10). 2010年1月20日閲覧。
  10. ^ “次世代スーパーコンピュータ・システムの概念設計を開始 －世界最高性能のスパコン開発に挑む”. 理化学研究所 (平成18-09). 2010年1月20日閲覧。
  11. ^ “次世代スーパーコンピュータ施設の立地地点を神戸に決定”. 理化学研究所 (2007年3月28日). 2010年1月20日閲覧。
  12. ^ “次世代スーパーコンピュータのターゲットアプリケーションについて”. 理化学研究所 (2007年4月9日). 2010年1月20日閲覧。
  13. ^ “次世代スーパーコンピュータのシステム構成を決定”. 理化学研究所 (2007年9月). 2010年1月20日閲覧。
  14. ^ “富士通、次期スパコン向けHPC-ACEアーキテクチャを公表”. マイコミジャーナル. (2009年3月12日). http://journal.mycom.co.jp/articles/2009/03/12/sparc_viii_fx/index.html 2010年1月22日閲覧。 
  15. ^ “富士通、世界最速CPU開発…10年ぶりトップ奪還”. 読売新聞. (2009年5月13日). http://www.yomiuri.co.jp/net/news/20090513-OYT8T00668.htm 2010年1月22日閲覧。 
  16. ^ “文部科学省「次世代スーパーコンピュータ・プロジェクト」への参画形態の見直しについて”. 日本電気 (2009年5月14日). 2010年1月22日閲覧。
  17. ^ “「京速計算機」からNEC、日立が離脱　ベクトル・スカラー複合構成は困難に”. ITmedia. (2009年5月15日). http://www.itmedia.co.jp/news/articles/0905/15/news015.html 2010年1月22日閲覧。 
  18. ^ “次世代スーパーコンピュータの新システム構成を決定－新システムはスカラ型単独で構成”. 理化学研究所 (2009年7月17日). 2010年1月20日閲覧。
  19. ^ “次世代スーパーコンピュータプロジェクト 中間評価報告書 (PDF)”. 文部科学省 (平成21-07). 2010年1月26日閲覧。
  20. ^ Takumi Maruyama (2009). “SPARC64(TM) VIIIfx: Fujitsu's New Generation Octo Core Processor for PETA Scale computing” (PDF). Proceedings of Hot Chips 21. IEEE Computer Society. http://img.jp.fujitsu.com/downloads/jp/jhpc/090825HotChips21.pdf 
  21. ^ Yuichiro Ajima et al. (2009). “Tofu: A 6D Mesh/Torus Interconnect for Exascale Computers”. Computer (IEEE Computer Society) 42 (11): 36-40. http://doi.ieeecomputersociety.org/10.1109/MC.2009.370. 
  22. ^ “理研、ＮＥＣに賠償請求　次世代スパコン撤退めぐり”. SankeiBiz. (2010年7月27日). http://www.sankeibiz.jp/business/news/100727/bsb1007271246011-n1.htm 2010年7月27日閲覧。 
  23. ^ “次世代スーパーコンピュータ戦略分野決定について”. 文部科学省 (2009年7月22日). 2010年1月20日閲覧。
  24. ^ “次世代スーパーコンピュータは「予算大幅削減」、凍結の可能性も”. ITmedia. (2009年11月13日). http://www.itmedia.co.jp/news/articles/0911/13/news057.html 2010年1月22日閲覧。 
  25. ^ “次世代スパコン「予算削減」　事業仕分け３日目”. 朝日新聞. (2009年11月13日). http://www.asahi.com/politics/update/1113/TKY200911130175.html 2010年1月22日閲覧。 
  26. ^ “【主張】次世代スパコン　戦略なき開発凍結に異議”. 産経新聞. (2009年11月17日). http://sankei.jp.msn.com/politics/situation/091117/stt0911170312003-n1.htm 2010年1月22日閲覧。 
  27. ^ “スパコン開発の「見送り」に大クレーム、事業仕分け判断に科学者ら”. 朝日新聞. (2009年11月20日). http://www.asahi.com/digital/bcnnews/BCN200911200010.html 2010年1月22日閲覧。 
  28. ^ “ノーベル賞受賞者らが仕分け批判で集結 「世界一目指さないと2位にもなれない」”. ITmedia. (2009年11月25日). http://www.itmedia.co.jp/news/articles/0911/25/news104.html 2009年11月27日閲覧。 
  29. ^ “科学技術予算削減 待った…ノーベル賞・野依さん「我が国の生命線」”. 読売新聞. (2009年11月25日). http://osaka.yomiuri.co.jp/science/news/20091125-OYO8T00900.htm 2010年1月22日閲覧。 
  30. ^ “科学技術「非常に大事」＝予算確保を主張－川端文科相”. 時事通信. (2009年11月17日). http://www.jiji.com/jc/c?g=eco_30&k=2009111700293 2009年11月17日閲覧。 
  31. ^ “【事業仕分け】次世代スパコン予算維持へ　菅副総理”. 産経新聞. (2009年11月22日). http://sankei.jp.msn.com/politics/situation/091122/stt0911221233003-n1.htm 2010年1月22日閲覧。 
  32. ^ “「次世代スーパーコンピュータの開発・利用」の平成２２年度概算要求にかかる見解 (PDF)”. 文部科学省 (2009年12月9日). 2010年1月26日閲覧。
  33. ^ “国策スパコン復活へ、総合科学技術会議が「改善を行いつつ推進」と評価”. ITPro. (2009年12月10日). http://itpro.nikkeibp.co.jp/article/NEWS/20091210/341899/ 2010年1月22日閲覧。 
  34. ^ “次世代スパコン、各地の大学が使える形に…文科省が計画変更へ”. 読売新聞. (2009年12月16日). http://osaka.yomiuri.co.jp/university/research/20091216-OYO8T00991.htm 2010年1月22日閲覧。 
  35. ^ “次世代スパコン、40億円減＝文科、財務相が復活で合意”. 時事通信. (2009年12月16日). http://www.jiji.com/jc/zc?k=200912/2009121600933 2010年1月22日閲覧。 
  36. ^ “「次世代スパコンについて知る集い」第1回開催報告”. 理化学研究所 (2010年2月2日). 2010年2月3日閲覧。
  37. ^ “「次世代スパコンについて知る集い」第2回開催報告”. 理化学研究所 (2010年2月22日). 2010年2月22日閲覧。
  38. ^ “「次世代スパコンについて知る集い」第3回開催報告”. 理化学研究所 (2010年6月21日). 2010年6月22日閲覧。
  39. ^ “「次世代スパコンについて知る集い」第4回開催報告”. 理化学研究所 (2010年9月9日). 2010年11月30日閲覧。
  40. ^ “「革新的ハイパフォーマンス・コンピューティング・インフラ（HPCI）フォーラム」の開催について”. 文部科学省 (2010年2月17日). 2010年2月20日閲覧。
  41. ^ “情報処理学会創立50周年記念全国大会ポストイベント　スパコンフォーラムの開催について”. 文部科学省 (2010年2月20日). 2010年3月2日閲覧。
  42. ^ “「次世代スパコンの愛称」を募集 ―国内外の多くの方から親しみを持たれる愛称を公募―”. 理化学研究所 (2010年4月12日). 2010年4月12日閲覧。
  43. ^ “次世代スーパーコンピュータの愛称は「京（けい）」と決定”. 理化学研究所 (2010年7月5日). 2010年7月6日閲覧。
  44. ^ “HPCIの構築に向けたグランドデザインに関する意見募集の実施について”. 文部科学省 (2010年4月28日). 2010年4月29日閲覧。
  45. ^ “HPCIの構築に向けた意見交換会の開催について”. 文部科学省 (2010年4月22日). 2010年4月29日閲覧。
  46. ^ “革新的ハイパフォーマンス・コンピューティング・インフラ（HPCI）の構築を主導する準備段階におけるコンソーシアム構成機関の公募について”. 文部科学省 (2010年5月27日). 2010年6月2日閲覧。
  47. ^ “計算科学研究機構”. 理化学研究所 (2010年7月1日). 2010年10月2日閲覧。
  48. ^ “革新的ハイパフォーマンス・コンピューティング・インフラ（HPCI）の構築を主導する準備段階におけるコンソーシアム構成機関の決定について”. 文部科学省 (2010年7月28日). 2010年10月2日閲覧。
  49. ^ “文部科学省 「元気な日本復活特別枠」要望の総合サイト”. 文部科学省 (2010年9月28日). 2010年10月13日閲覧。
  50. ^ “富士通、世界最高性能を目指すスパコン第1号筐体を出荷 ～石川県かほく市のFJITから、神戸の理化学研究所へ”. PC Watch. (2010年9月29日). http://pc.watch.impress.co.jp/docs/news/20100929_396621.html 2010年10月2日閲覧。 
  51. ^ “２番じゃダメ…これが次世代スパコン「京」　計算科学研究機構が式典”. 産経新聞. (2010年10月1日). http://sankei.jp.msn.com/science/science/101001/scn1010011153000-n1.htm 2010年10月2日閲覧。 
  52. ^ “次世代スパコンや新薬開発拠点、ポーアイ南部で始動”. 日本経済新聞. (2010年10月2日). http://www.nikkei.com/news/local/article/g=96958A9C93819890E2E3E2E19E8DE2E3E3E2E0E2E3E29E9693E2E2E2 2010年10月2日閲覧。 
  53. ^ 京速コンピュータ「京」が10ペタフロップスを達成 - 理化学研究所（2011年11月2日発表、2011年11月2日閲覧）
  54. ^ スーパーコンピュータ「PRIMEHPC FX10」を販売開始
  55. ^ 東京大学情報基盤センター様の新スーパーコンピュータシステムを受注
  56. ^ 京速コンピュータ「京」がHPCチャレンジ賞 4部門すべてで第1位を獲得
  57. ^ スパコン「京」撤退NEC、2億払い理研と和解
  58. ^ “最先端・高性能汎用スーパーコンピュータの開発利用 補足資料 (PDF)”. 文部科学省. 2010年1月20日閲覧。
  59. ^ a b “最先端・高性能汎用スーパーコンピュータの開発利用 (PDF)”. 文部科学省. 2010年1月20日閲覧。
  60. ^ “DARPA Selects Cray and IBM for Final Phase of HPCS”. HPCWire. (2006年11月24日). http://www.hpcwire.com/features/17889269.html 2010年1月23日閲覧。 
  61. ^ “IBM to Build $200 Million Petaflop Supercomputer”. Gizmodo. (2007年8月6日). http://gizmodo.com/gadgets/world.s-fastest/ibm-to-build-200-million-petaflop-supercomputer-286428.php 2010年1月22日閲覧。 
  62. ^ “TSUBAME2.0 記者会見 FAQ (PDF)”. 東京工業大学学術国際情報センター. 2010年6月16日閲覧。
  63. ^ “米国のスーパーコンピュータ開発状況について (PDF)”. 文部科学省. 2010年1月20日閲覧。
  64. ^ 池田信夫 (2007年11月13日). “コンピュータの「戦艦大和」はもういらない”. livedoorBlog. 2009年12月2日閲覧。
  65. ^ 池田信夫 (2007年11月23日). “スパコンの戦艦大和「京速計算機」”. livedoorBlog. 2009年12月22日閲覧。
  66. ^ “「スパコン凍結」批判でかすむ事業仕分けの「そもそも論」”. IT Plus. (2009年11月27日). http://it.nikkei.co.jp/internet/news/index.aspx?n=MMIT11000026112009&landing=Next 2010年1月22日閲覧。 
  67. ^ “政府インターネットテレビ 行政刷新会議事業仕分け 11月13日／事業番号3-17／（独）理化学研究所（1）”. 内閣府 (2009年12月21日). 2010年1月22日閲覧。
  68. ^ 牧野淳一郎 (2009年11月17日). “スーパーコンピューティングの将来”. 2010年1月22日閲覧。
  69. ^ “スパコン開発で「ゴードン・ベル賞」　長崎大助教ら受賞　「国内最速」安価で実現”. 西日本新聞. (2009年11月27日). http://www.nishinippon.co.jp/nnp/item/136999 2010年1月22日閲覧。 
  70. ^ “「技術立国ニッポンの虚像が露呈した」 事業仕分けの当事者 金田康正氏はなぜ事実上の凍結判定を下したのか”. ITPro. (2009年12月25日). http://itpro.nikkeibp.co.jp/article/COLUMN/20091225/342666/ 2010年1月22日閲覧。 
  71. ^ “ペタフロップス超級スーパーコンピュータ開発計画の提案 (PDF)”. 文部科学省. 2010年1月20日閲覧。
  72. ^ 「次世代スパコン『京』について」(SS研HPCフォーラム2011)
  73. ^ 「世界トップクラスシステムに相応しい超大規模ストレージを目指す「京」のストレージシステム」(2011年度科学技術計算分科会会合)
  74. ^ 【レポート】「京」スパコンシステムの詳細が明らかに (1) 「京」スパコンの全体構成が明らかに - エンタープライズ - マイコミジャーナル
  75. ^ PRIMEHPC FX10 : 富士通
  76. ^ 【PC Watch】 富士通、最大23.2PFLOPSを実現するスパコンを発売 ～京で用いた技術をさらに発展
  77. ^ White paperスーパーコンピュータ　PRIMEHPC FX10 の先進技術

[編集] 関連項目

[編集] 外部リンク

「http://ja.wikipedia.org/w/index.php?title=%E4%BA%AC_(%E3%82%B9%E3%83%BC%E3%83%91%E3%83%BC%E3%82%B3%E3%83%B3%E3%83%94%E3%83%A5%E3%83%BC%E3%82%BF)&oldid=41538066」より作成
個人用ツール
名前空間

変種
操作
案内
ヘルプ
ツールボックス
他の言語