Xeon

出典: フリー百科事典『ウィキペディア（Wikipedia）』

Xeon（ジーオン）はインテルがサーバあるいはワークステーション向けとして製造販売している80x86アーキテクチャのCPUである。

目次

[編集] 概要

1995年に登場したPentium ProのP6マイクロアーキテクチャをベースとして開発され、その後、NetBurstマイクロアーキテクチャ、Coreマイクロアーキテクチャへと発展した製品。

Xeonは、いわゆる一般向けパーソナルコンピュータ（デスクトップPC）に使われる、Pentium Pro以降のPentium系の製品と（x86系という点で）系統は同じものであるが、性能技術面で先行した機能を搭載しており、Pentiumおよびその後継の物とは一線を画す。2007年時点で標準的となったマルチコア化などもXeonが先行、また、Pentium系と比較しプロセッサ以外の周辺アーキテクチャも先行しているため、歴史的に時間的性能差が1～3年分程度ある。PentiumとCeleronの関係を、XeonとPentiumとに置き換えた関係と考えることができ、x86系のプロセッサでは最高の処理能力・処理速度を有し最上位に位置する製品である。

なお、Xeonの製品呼称において、マルチプロセッサ環境（4個以上の複数CPU）をサポートする製品には、multi-processorを意味する「MP」がXeonの後ろに付加されている。ただし、プロセッサナンバーを製品名として採用した製品では「MP」の呼称は用いなくなっている。デュアルプロセッサ対応のXeonについては、dual-processorを意味する「DP」が付加される場合があるが、インテルの公式な名称ではなくXeon MPではないことを明示する便宜的なものである。さらに、これらとは別にユニプロセッサ用のXeonも存在するが、プロセッサナンバー導入以降に登場しているので、分類・区別は容易である。

[編集] Pentium II Xeon

Xeon第一世代“DS2P”。Pentium II第二世代の“デシューツ” (Deschutes) をベースに、等速（従来のPentium IIでは汎用のSRAMが使われていたがXeonでは専用設計のC-SRAMと呼ばれるものが使われていた）、大容量 (512KB,1MB,2MB) のL2キャッシュを実装し4CPU迄のSMPをサポートしたサーバ向けCPU。Pentium IIを縦に2倍したROMカートリッジ状のパッケージに封入され、SC330（旧称Slot 2）という専用のコネクタ形状を使用する。コードネームの「DS2P」は、「Deschutes Slot 2 Processor」の略。 PSE36 (36bit Page Size Extension) に初めて対応。

[編集] Pentium III Xeon

Pentium III Xeon 550 MHz

Xeon第二世代“タナー” (Tanner)。Pentium III第一世代の“カトマイ” (Katmai) をベースに、等速、大容量 (512KB,1MB,2MB) のL2キャッシュを実装し4CPU迄のSMPをサポートしたサーバ向けCPU。

[編集] Pentium III Xeon

Xeon第三世代 “カスケイズ”(Cascades)。Pentium III第二世代の“カッパーマイン” (Coppermine) と同等の機能と性能を持つワークステーション向けCPU。Pentium IIIとの差異は、コネクタ形状がSC242（旧称Slot 1）からSC330（旧称Slot 2）に変わっているという点だけであり、Pentium IIIと同じく2CPU迄のSMPしかサポートされていない。

[編集] Pentium III Xeon MP

マルチプロセッサ向けのカスケイズ、“カスケイズMP” (Cascades-MP)。Pentium III Xeonを改良し、4から8CPU迄のSMPをサポートしたサーバ向けCPU。1MB、または2MBの2次キャッシュメモリをCPUダイ上に実装している。

Socket 8、Slot 1、Slot 2、Socket 370は形状など違いはあるが電気的にほぼ互換性があり、Slot 1 → Socket 8、Slot 1 → Socket 370、Slot 2 → Slot 1、Socket 8 → Socket 370、Slot 2 → Socket 370への変換基板が販売されていた。

[編集] Xeon

Xeon 1.7 GHz

Pentium 4世代の以降、Pentium IIやPentium IIIといったベースとなったCPUの名称は外され、名称は単にXeonとなった。狭義的にXeonはデュアルプロセッサ対応の名称であったが、2006年9月にConroeコアのシングルプロセッサ版 Xeon 3000番台が発表されたため、単純に複数プロセッサをサポートする製品という位置づけではなくなり、現在ではIntelのx86系のサーバ・ワークステーション向けプロセッサの総称となっている。なお、マルチプロセッサ向けのXeon MPと区別する場合にXeon DP、Xeon UPと呼ぶ場合があるが、これは俗称である。

[編集] Xeon （NetBurstマイクロアーキテクチャ世代）

[編集] フォスター (Foster)

Pentium 4第一世代の“ウィラメット”(Willamette) をベースに、2CPU迄のSMPをサポートしたワークステーション向けCPU。Socket 603に対応。

[編集] プレストニア (Prestonia)

2CPU迄のSMPをサポートしたサーバ・ワークステーション向けCPU。ごく初期のPrestoniaを除き、1個のCPUで2個相当のCPUとして利用が出来るハイパースレッディング・テクノロジー (HTT) が利用できるようになった。つまり、2CPU構成の場合では合計4CPU相応になる。プレストニアと同世代のXeon MPにあたるギャラティンの相違点は、3次キャッシュメモリの有無である。2003年下半期から、上位のXeon MP向けに開発されたギャラティン (Gallatin) を流用した3次キャッシュメモリを装備した製品（次項参照）が販売されている。Socket 603またはSocket 604に対応。サポートするFSBは533MHz。2次キャッシュは512KB、3次キャッシュは持たない。

[編集] プレストニア1M / 2M (Prestonia-1M / -2M)

競合企業であるAMDの製品性能の向上により、Xeon MP用として発売していた3次キャシュを実装するギャラティンを流用して性能の向上を狙った製品。3次キャシュは1MBおよび2MBを実装。

[編集] ノコーナ (Nocona)

製造プロセスは90nm、2CPU迄のSMPをサポートしたサーバ・ワークステーション向けCPU。AMD64との互換性を持つ64ビット拡張“Intel 64”（x64）が採用され、動作クロックとコア電圧を変更する“拡張版SpeedStep”を搭載している。サポートするFSBは533/800MHz。2次キャッシュは1MBまで対応。対応するチップセットはIntel E7525、E7520など。なお、その他機能として、SSE3、Hyper-Threadingなどの機能もサポートする。トランジスタ数は1億2500万。ラインナップは2.8GHz～3.6GHzまで。

[編集] アーウィンデール (Irwindale)

製造プロセスは65nm、Noconaの後継、サーバ・ワークステーション向けCPU。Nocona同様Intel 64に対応するほか、SpeedStepのサーバ向け拡張機能である「Demand Based Switching（DBS）」にも対応している。周波数は3.6GHz、3.4GHz、3.2GHz、3.0GHz。L2キャッシュは2MB。2005年9月27日には3.8GHz、2.8GHzがリリースされる。

[編集] ジェイホーク (Jayhawk)

Pentium 4のTejasが開発中止したことにより、Tejasと同じ基幹技術を採用するはずだったこの製品もまた開発中止となった。

[編集] パックスビルDP (Paxville-DP)

最初のデュアルプロセッサ向けのデュアルコアXeonは、当初のデンプシーを予定していたが、開発の遅れにより急遽マルチプロセッサ向けのパックスビルMPにデュアルプロセッサ向けの変更を加えて発売された。プロセッサ周波数表示に「A、B、C、D、E（例：2.8BGHzなど）」が付加された製品、区分は、電圧、サポートするFSB（533/800）、キャッシュの量（512KB/1MB/2MB）などによってなされていた。なお、5000系のプロセッサに移行するまでの数か月程度の販売期間だったため流通量は、かなり少ない。FSB800MHzのデュアルコアのXeonと考えればよい。

[編集] デンプシー (Dempsey)

2006年第2四半期に発表されたPresler（65nmプロセス製造のPentium D）をベースにしたワークステーション、サーバ向けCPU。デュアルプロセッサ向けのXeonで初めてプロセッサナンバーが与えられた。Xeonには5000番台が与えられていて、5000番台の最初の製品であることからこのプロセッサの総称としてDual-Core Xeon 5000あるいは50x0と呼ばれる。L2キャッシュは各コアごとに2MB、合計で4MBとなる。

model Speed (GHz) cores L2 Cache (MB) FSB (MHz) TDP (Watts) Package
5080 3.73 2 4 1066 130 LGA771
5070 (OEM only) 3.46 2 4 1066 130 LGA771
MV 5063 3.20 2 4 1066 95 LGA771
5060 3.20 2 4 1066 130 LGA771
5050 3.00 2 4 667 95 LGA771
5030 2.67 2 4 667 95 LGA771
  • 「MV」は"中電圧版"の意味

[編集] Xeon MP （NetBurstマイクロアーキテクチャ世代）

[編集] フォスターMP (Foster MP)

Pentium 4第一世代の“ウィラメット”(Willamette) をベースに、HTテクノロジ、大容量3次キャッシュ(512KB、1MB)を搭載し、4CPU迄のSMPをサポートしたサーバ向けCPU。

[編集] ギャラティン (Gallatin)

Pentium 4第二世代の“ノースウッド”(Northwood) をベースに、HTテクノロジ、大容量3次キャッシュ(1MB、2MB、4MB)を搭載し、4CPU迄のSMPをサポートしたサーバ向けCPU。また、このCPUからSMP機能を削除したPentium 4 Extreme Edition が開発された。

[編集] クランフォード (Cranford)

後述のポトマックの開発の遅れのため、ノコーナをマルチプロセッサ向けの改良を加えて発売した製品。Noconaと同じコアであるため、3次キャッシュを搭載しない。ポトマック用に開発された「Intel E8500」チップセットがサポートする667MHzのFSBに対応する。

[編集] ポトマック (Potomac)

2005年前半発売の、Pentium 4第三世代の“プレスコット”(Prescott) をベースにしたサーバ向けCPU。最大8MBの3次キャッシュを搭載し、対応するFSBクロックが667MHzに高速化されている。

[編集] パックスビルMP (Paxville-MP)

2005年11月1日付けで発表された、4ウェイ以上のプロセッサ向けのデュアルコアXeon。第一世代Pentium D“スミスフィールド”をベースにしたサーバ向けCPU。Paxvilleでは当初予定されていなかったXeon DPタイプが発売されることになり、本来のPaxvilleはPaxville-MPと名称が改められた。Xeonで初めてプロセッサナンバーが用いられ、7000番台を名乗る。信号線の動作クロックが速くなるにつれてノイズが増えるなど障害も増える。そのため、複数のCPUでバスを共有する構成を取っていたXeonでは、マルチプロセッサはユニプロセッサのPentium 4に比べてFSBの動作クロックが低くせざるを得ない。逆にクロックを高くするとCPUの個数に制限が生じ、FSBが800MHzの状態では1本のFSBに3ノード（2個のCPUとチップセット)しか接続することができない。つまりPentium Dと同様のMCM形式でデュアルコア製品を製造した場合、既存のFSBでは動作クロックを引き下げる必要があり、性能の低下が避けられない。そこでPaxvilleでは内部の2個CPUコアのバスインターフェースを統合することでCPU全体で1ノードとすることで、FSBの動作クロックの低下やマルチプロセッサへの対応を柔軟なものとしている。

[編集] タルサ (Tulsa)

2006年8月29日に発表されたマルチプロセッサ向けXeon。プロセッサナンバーは7100番台。各コアに1MBの2次キャッシュとともにコア間で共有された16MBの共有3次キャッシュを搭載し、Netburstマイクロアーキテクチャの最終製品となるため性能的には最も優れている。また各種の省電力機能も実装され、巨大なダイサイズの割には消費電力は少ない。FSB 667MHzと800MHzの2種類が投入されている。

[編集] Xeon (Intel Core世代)

[編集] ソッサマン (Sossaman)

YonahことCore Duoがベースのデュアルコアプロセッサ・Xeon LV。低消費電力、低発熱が売り。ただしハイパースレッディング・テクノロジーとIntel 64には未対応。65nmプロセス製造。一時期2.00GHzと1.66GHzのBOX品も用意されていたが、現在ではトレイ品のみの流通となっており、ブレードサーバや組込機器用途に供給されている。

Speed (GHz) core L2 Cache (MB) FSB (MHz) TDP (Watts) Package
2.00 2 2 667 31 PGA478P
1.66 2 2 667 31 PGA478P
ULV1.66 2 2 667 15 PGA478P

[編集] Xeon （Coreマイクロアーキテクチャ世代）

[編集] インテル Xeon プロセッサー 3000 系

[編集] コンロー(Conroe)

2006年9月に発売されたCPU。ハードウェアとしてはデスクトップ向けCore 2 Duoとほぼ同等。また、豊富なCore 2 Duoのシステムボードの流用を前提としており、FSBは1,066MHzで後に1,333MHz製品が追加された。パッケージもLGA775と、ConroeのCore 2 Duoとはほぼ相違がない。L2キャッシュは3040/3050が2MB、それ以外は4MBである。

model Speed (GHz) core L2 Cache (MB) FSB (MHz) TDP (Watts) Package
3085 3.00 2 4 1333 65 LGA775
3075 2.66 2 4 1333 65 LGA775
3070 2.66 2 4 1066 65 LGA775
3065 2.33 2 4 1333 65 LGA775
3060 2.40 2 4 1066 65 LGA775
3050 2.13 2 2 1066 65 LGA775
3040 1.86 2 2 1066 65 LGA775

[編集] ケンツフィールド(Kentsfield)

2007年1月7日に発表された。デスクトップ向けCore 2 Quadとほぼ同等。Clovertownと同様に65nmプロセスでL2キャッシュは同ダイ上のコア間で共有するコアごとに4MBあり、合計で8MBとなっている。

model Speed (GHz) core L2 Cache (MB) FSB (MHz) TDP (Watts) Package
X3230 2.66 4 8 1066 95 LGA775
X3220 2.40 4 8 1066 105 LGA775
X3210 2.13 4 8 1066 105 LGA775

[編集] ヨークフィールド(Yorkfield)

Kentsfieldの後継。2008年1月7日に発表され、同年3月24日より供給が開始された。45nmプロセスで製造される製品。

model Speed (GHz) core L2 Cache (MB) FSB (MHz) TDP (Watts) Package
X3380 3.16 4 12 1333 95 LGA775
X3370 3.00 4 12 1333 95 LGA775
L3360 2.83 4 12 1333 65 LGA775
X3360 2.83 4 12 1333 95 LGA775
X3350 2.66 4 12 1333 95 LGA775
X3330 2.66 4 6 1333 95 LGA775
X3320 2.50 4 6 1333 95 LGA775

[編集] ウルフデール(Wolfdale)

Conroeの後継。2008年1月7日に発表され、26日より出荷が開始された。45nmプロセスで製造される製品。L2キャッシュは6MB。

model Speed (GHz) core L2 Cache (MB) FSB (MHz) TDP (Watts) Package
E3120 3.16 2 6 1333 65 LGA775
L3110 3.00 2 6 1333 45 LGA775
E3110 3.00 2 6 1333 65 LGA775

[編集] インテル Xeon プロセッサー 5000 系

[編集] ウッドクレスト (Woodcrest)

2006年6月26日発表のワークステーション・サーバ向けデュアルコアCPU。シリーズ全体の総称としてはDual-Core Xeon 5100と呼ばれる。65nmプロセスで製造されており、ダイサイズは142平方mm、インテル Core マイクロアーキテクチャーをベースにサーバ・ワークステーション向けに設計されている。 Intel 64に対応、ハイパースレッディング・テクノロジには対応していない。L2キャッシュはDempseyがコアごとに2MBの合計4MBであるのに対し、Woodcrestは4MBを2つのコアで共有し、状況によりコアごとの使用率を変化させる。上位製品にはCPU使用率などに応じて動作周波数と動作電圧を変化させる省電力機能Demand Based Swichingを持つ。FSBは1,333MHzと1,066MHz。熱設計電力は5160の初期シリコンのみ80Wで、それ以外は65W製品と低電圧版の40Wと35W製品が用意されている。総トランジスタ数は2億9,100万個、各コアのパイプライン段数は14段で、SSE4、インテル アドバンスド・スマートキャッシュ、インテル スマート・メモリー・アクセス、バーチャライゼーション・テクノロジ、デマンド・ベース・スイッチングなどの機能を搭載している。

  • 5100 番台のラインナップ
model Speed (GHz) L2 Cache (MB) FSB (MHz) TDP (Watts)
5160 3.00 4 1333 80 (B-2steppingまで) / 65 (G-0stepping以降)
5150 2.66 4 1333 65
5148 LV 2.33 4 1333 40
5140 2.33 4 1333 65
5138 LV ATCA 2.13 4 1066 35
5130 2.00 4 1333 65
5128 LV 1.86 4 1066 40
5120 1.86 4 1066 65
5110 1.60 4 1066 65

[編集] ウルフデールDP(Wolfdale-DP)

Woodcrestの後継。2007年11月12日に発表されたが、現在に至るまでE5205を除き、トレイ品以外の供給は開始されていない。 45nmプロセスで製造される製品。L2キャッシュは6MB。

model Speed (GHz) cores L2 Cache (MB) FSB (MHz) TDP (Watts) Package
X5272 3.40 2 6 1600 80 LGA771
X5270 3.50 2 6 1333 80 LGA771
X5260 3.33 2 6 1333 80 LGA771
L5240 3.00 2 6 1333 40 LGA771
E5240 3.00 2 6 1333 65 LGA771
L5238 ATCA 2.66 2 6 1333 35 LGA771
E5230 2.33 2 6 1333 65 LGA771
L5215 ULV 1.60 2 6 1066 20 LGA771
E5205 1.86 2 6 1066 65 LGA771
L3014 DP-UP SingleCore (OEM only) 2.40 1 3 1066 30 LGA771
  • L3014は3000番台を名乗っているがLGA771。Wolfdale-DPの片方のコアをDisableにした物で主に産業機器組込向けで一般向け単品販売は行われていない。

[編集] クローバータウン(Clovertown)

2006年11月14日に発表された。クアッドコアCPU。65nmプロセスで製造する。商品名はQuad-Core Xeon 5300。TDPは80W。またTDPを50Wに抑えたXeon L5300系とTDPを120Wに拡張したXeon X5300系を発売している。

トランジスタ数は5億8200万、ダイサイズは143mm2×2、2個のWoodcrestのダイを一つパッケージに入れたデュアル・ダイ(Pentium Dと同じ構成)のプロセッサ。L2キャッシュは同ダイ上のコア間で共有する4Mバイトが2個あり、合計で8Mバイト。Intelは以前から半導体ダイのバリエーションを増やすことに消極的であること、クアッドコア製品をAMD社のOpteronに先駆けて投入すると明言しており、デュアル・ダイは双方に利点がある。また、1ダイでのクアッド・コアよりも不良率が約2割ほど低下するとしている。1ダイでのクァッド・コア製品は45nmプロセスで投入の予定。一部、X5365のTDP150W版製品を搭載したコンピュータも存在したが、CPU単体での販売はなかった。

  • 5300 番台のラインナップ
model Speed (GHz) L2 Cache (MB) FSB (MHz) TDP (Watts)
X5365 3.00 8 1333 150 (B-3steppingまで) / 120 (G-0stepping以降)
X5355 2.66 8 1333 120
E5345 2.33 8 1333 80
E5335 2.00 8 1333 80
E5320 1.86 8 1066 80
E5310 1.60 8 1066 80
L5335 2.00 8 1333 50
L5320 1.86 8 1066 50
L5318 ATCA 1.60 8 1066 40
L5310 1.60 8 1066 50

[編集] ハーパータウン(Harpertown)

2007年11月12日に発表された。Clovertownの後継のPenryn世代のCPUで45nmプロセスで製造される。キャッシュ12MB、トランジスタ数は8億2,000万、ダイサイズは107mm2×2。45nmプロセステクノロジではHigh-k（高誘電率）ゲート絶縁膜とメタルゲートを採用。また、Half Clock Dividerによって0.5刻みの倍率でプロセッサを動作させることにより大幅なクロックアップを実現した。

  • 5400 番台のラインナップ
model Speed (GHz) L2 Cache (MB) Core FSB (MHz) TDP (Watts)
X5492 3.40 12 4 1600 150
X5482 3.20 12 4 1600 150 (C-1steppingまで) / 120 (E-0stepping以降)
X5472 3.00 12 4 1600 120
E5472 3.00 12 4 1600 80
E5462 2.80 12 4 1600 80
X5470 3.33 12 4 1333 120
X5460 3.16 12 4 1333 120
X5450 3.00 12 4 1333 120
E5450 3.00 12 4 1333 80
E5440 2.83 12 4 1333 80
E5430 2.66 12 4 1333 80
L5430 2.66 12 4 1333 50
E5420 2.50 12 4 1333 80
L5420 2.50 12 4 1333 50
E5410 2.33 12 4 1333 80
L5410 2.33 12 4 1333 50
L5408 ATCA 2.13 12 4 1066 40
E5405 2.00 12 4 1333 80

※FSB1600MHz製品はトレイ品のみの供給となっている。

[編集] Xeon MP （Coreマイクロアーキテクチャ世代）

[編集] ホワイトフィールド(Whitefield)

2007年投入予定で、65nmプロセスで製造するXeon MP。将来のItanium 2と同じCPUバスを採用するとされていた。しかしItanium 2の開発が遅れており、AMDの激しい追い上げから営業的判断で次世代Xeonの延期は認められず、Itanium 2の開発進捗と歩調をとるWhitefieldの開発は中止、もしくは延期された。その一方でホワイトフィールド自身の開発の遅れも開発中止になった要因であることが報道されている。1ダイでのクァッドコアとして開発されていたが、Coreマイクロアーキテクチャ最初の製品が1ダイでのデュアルコアまでを念頭に開発されていた為、大幅な改良を要すこととなり現実的な時間内での完成が見込めなかったからとのこと。その代替としてItanium 2と共有しないタイガートンが改めて計画された。

[編集] タイガートン (Tigerton)

開発中止されたホワイトフィールドの代替として、Xeon MPとして初めてCoreマイクロアーキテクチャを採用した製品。 ホワイトフィールドの計画の中止により、当初の予定から内容的には大幅に後退し、同世代のデュアルプロセッサXeonと内容的にはほぼ同じである。プロセッサナンバーはクァッドコアのTigerton-QCが7300番台、デュアルコアのTigarton-DCが7200番台。

Tigerton-QC

Tigerton model Speed (GHz) L2 Cache (MB) FSB (MHz) TDP (Watts)
X7350 2.93 8 1066 130
E7340 2.40 8 1066 80
E7330 2.40 6 1066 80
E7320 2.13 4 1066 80
E7310 1.60 4 1066 80
L7345 1.86 8 1066 50

Tigarton-DC

Tigerton model Speed (GHz) L2 Cache (MB) FSB (MHz) TDP (Watts)
E7220 2.93 8 1066 80
E7210 2.40 8 1066 80

[編集] ダニントン (Dunnington)

タイガートンの後継。IA-32初の6コアのプロセッサ[1]。ヘキサコア（6コア）製品とクアッドコア製品が用意されている。先行発表されたヘキサコアのダイ写真によると、1つのダイにデュアルコアであるPenryn-3Mを3個配置、合計で6コアとなっている。ダイのPenryn-3Mで埋まらない部分をL3キャッシュとI/Oエリアで埋めている。複数コアを実装しながら、コンポーネント配置が点対称でも線対称でもない珍しいプロセッサ。

Dunnington-hexa

Dunnington model Speed (GHz) L3 Cache (MB) FSB (MHz) TDP (Watts)
X7460 2.66 16 1066 130
E7450 2.40 12 1066 90
L7455 2.13 12 1066 65

Dunnington-QC

Dunnington model Speed (GHz) L3 Cache (MB) FSB (MHz) TDP (Watts)
E7440 2.40 16 1066 90
E7430 2.13 12 1066 90
E7420 2.13 8 1066 90
L7445 2.13 12 1066 50

[編集] Xeon （Nehalemマイクロアーキテクチャ世代）

[編集] インテル Xeon プロセッサー 3000 系

[編集] ネハレム（ネハレン） WS(Nehalem-WS)

2009年3月30日に発表された。基本的にはCore i7 のbloomfieldと同じ構造だが、Core i7と異なりECCメモリに対応している。CPUにメモリコントローラが内蔵され、メモリとの同期クロックに1333/1066(MHz)の2つのグレードが用意されている。ただし、メモリの実装本数によって同期クロックは変化し、1333MHz対応製品でも6本実装時は1066MHzと実装本数が増える事に同期クロックは低下する。モデルナンバーは3500番台、対応チップセットはX58。

  • 3500 番台のラインナップ
model Speed (GHz) L2 Cache (KB) L3 Cache (MB) QPI (GT/s) コア/スレッド数 対応メモリ(MHz) TDP (Watts)
W3580 3.33 4 x 256 8 2 x 6.4 4/8 1333 130
W3570 3.20 4 x 256 8 2 x 6.4 4/8 1333 130
W3550 3.06 4 x 256 8 2 x 4.8 4/8 1066 130
W3540 2.93 4 x 256 8 2 x 4.8 4/8 1066 130
W3520 2.66 4 x 256 8 2 x 4.8 4/8 1066 130
W3505 (OEM only) 2.53 2 x 256 4 2 x 4.8 2/4 1066 130
W3503 (OEM only) 2.40 2 x 256 4 2 x 4.8 2/4 1066 130

[編集] インテル Xeon プロセッサー 5000 系

[編集] ネハレム（ネハレン） EP(Nehalem-EP)

2009年3月30日に発表された。以前はGainestown-DP（ゲインズタウン-DP）と呼ばれ、デュアルコア製品はDC、クアッドコア製品にはQCと派生コードが与えられていたが、Nehalem-EPに開発コードは変更された。

CPUに3チャンネルのメモリコントローラが内蔵され、メモリとの同期クロックに1333/1066/800(MHz)の3つのグレードが用意されている。ただし、メモリの実装本数によって同期クロックは変化し、1333MHz対応製品でも12本実装時は1066MHz、18本以上実装時は800MHzと実装本数が増える事に同期クロックは低下する。[2]

ソケットはLGA1366、モデルナンバーは5500番台、対応チップセットはi5520およびi5500。また、X58チップセット上でのUP稼働も可能となっている。

なお、モデルナンバーの前につくアルファベットは W=ウルトラハイエンド X=ハイエンド E=メインストリーム L=低電力モデル を表す。

  • 5500 番台のラインナップ
model Speed (GHz) L2 Cache (KB) L3 Cache (MB) QPI (GT/s) コア/スレッド数 対応メモリ(MHz) TDP (Watts)
W5580 3.20 4 x 256 8 2 x 6.4 4/8 1333 130
X5570 2.93 4 x 256 8 2 x 6.4 4/8 1333 95
X5560 2.80 4 x 256 8 2 x 6.4 4/8 1333 95
X5550 2.66 4 x 256 8 2 x 6.4 4/8 1333 95
E5540 2.53 4 x 256 8 2 x 5.86 4/8 1066 80
E5530 2.40 4 x 256 8 2 x 5.86 4/8 1066 80
L5520 2.26 4 x 256 8 2 x 5.86 4/8 1066 60
E5520 2.26 4 x 256 8 2 x 5.86 4/8 1066 80
L5518 ATCA 2.13 4 x 256 8 2 x 5.86 4/8 1066 60
L5508 ATCA 2.00 2 x 256 8 2 x 5.86 2/4 1066 38
L5506 2.13 4 x 256 4 2 x 4.8 4/4 800 60
E5506 2.13 4 x 256 4 2 x 4.8 4/4 800 80
E5504 2.00 4 x 256 4 2 x 4.8 4/4 800 80
E5502 1.86 2 x 256 4 2 x 4.8 2/2 800 80

[編集] 次世代Xeon UP（Nehalemマイクロアーキテクチャ世代）

[編集] リンフィールド (Lynnfield)

メインストリーム向けNehalemとなる、ノースブリッジ機能をCPUに完全に統合したクアッドコアプロセッサ。CPUとPCH（Platform Center Hub）のFoxhollow（フォックスホロー）と呼ばれる2チップ構成のプラットフォームになるとされ、CPUはECCおよびデュアルチャネルDDR3メモリをサポートすると共にPCI-Express Gen2を16レーン出力する。出力形式はSKUによってx16 1本かx8 2本構成のいずれかを選択可能。PCHとは過去の3チップ構成時代にノースブリッジとサウスブリッジ間の接続に使われていたDMI接続を4レーンで行う。モデルナンバーは3400番台になると言われている。

[編集] 次世代Xeon DP（Nehalemマイクロアーキテクチャ世代）

[編集] ウエストメア EP (Westmere-EP)

ネハレム EPの後継。 32nmプロセスで製造され、CPU1個につき6コア12スレッドまでの処理が可能になるとされている。ソケットはLGA1366で、現行のi5520およびi5500のTylersburg（タイラズバーグ）プラットフォームとの互換性を持つ。2010年発売予定。

[編集] ジャスパーフォレスト (Jasper Forest)

リンフィールドをベースとしたストレージ/組込機器向けDP Xeonとして開発が進められている。ソケットはLGA1366だが、リンフィールド同様、IOコントローラも統合されているため、専用のチップセットが必要となる。2010年発売予定。

[編集] 次世代Xeon MP（Nehalemマイクロアーキテクチャ世代）

[編集] ネハレム（ネハレン） EX(Nehalem-EX)

ダニントンの後継。 以前はベクトン (Beckton)と呼ばれたNehalemマイクロアーキテクチャに基づく製品。キャンセルされたホワイトフィールドの目的であったItanium 2とのCPUバスの共通化を果たすとされている。しかしバスの信号レベルでの互換性にとどまり、マザーボードの共有はさらに将来の製品で実現するとして延期された。


[編集] 脚注

[ヘルプ]
  1. ^ Intel Corporation's Multicore Architecture Briefing "Dunnington"
  2. ^ http://www.supermicro.com/xeon_5500/files/xeon5500/DDR3_Memory_Preview_960x720.jpg

[編集] 関連項目

[編集] 外部リンク

ウィキメディア・コモンズ
ウィキメディア・コモンズには、Xeonに関連するカテゴリがあります。
表・話・編・歴
インテルのプロセッサ
生産終了
生産中
開発中
x86プロセッサ以外は斜体
"http://ja.wikipedia.org/wiki/Xeon" より作成