Xeon Phi

出典: フリー百科事典『ウィキペディア(Wikipedia)』
移動: 案内検索
Xeon > Xeon Phi

Xeon Phi(ジーオン ファイ[1])は、インテルが販売しているLarrabee (社内コード)より派生したMICアーキテクチャ(Many Integrated Core)のHPC用のコプロセッサのブランド名である。

概要[編集]

Xeon Phiファミリーはx86互換のコプロセッサを搭載した、並列コンピューティング用の演算ボードである。第一製品群のターゲットはHPC分野であるが、将来的には企業のデータセンタ、ワークステーションなどにも対応する。Xeon Phiコプロセッサは従来のIAアーキテクチャのアプリケーションをそのまま使うことができる事が最大の売りである。そのほかにもホストOSから独立したLinuxベースのOSを動作させることができる。また512bitのSIMD命令をサポートしており、一回の命令で複数のデータを処理することで性能が向上する。製品はPCI Expressで接続される。第一製品群の出荷は2013年1月。2012年6月現在44社のメーカーがロードマップへの組み込みを表明している。

製品ー[編集]

Knights Corner[編集]

初のXeon Phi製品で製造プロセスは22nm Tri-Gateトランジスタを採用している(Ivy Bridgeマイクロアーキテクチャと同一の製造プロセス)。インテルXeonプロセッサーE5ファミリーと組み合わせることで、カードあたり倍精度浮動小数点演算の性能の理論値は1TFLOPS以上ある。製品はPCI Express形式の拡張カードで供給され、ラスタライザやビデオ再生エンジン、ディスプレイ出力は存在しないため、純粋な演算器である。

本製品の競合相手はNVIDIA社のGPGPUであるTesla。Xeon Phiの強みはコアがx86であるために、x86 CPU向けに記述されたプログラムをほぼそのまま利用できる点である。またPCI Expressで接続されてはいるものの、本製品は内部でスタンドアロン型のLinuxが動作している為、ホストからSSHを使ってログインすることが出来る。これは独立したOSが動作しえないGPGPUでは不可能である。勿論GPGPUと同様、オフロードさせての動作も可能である。

SIMD命令は 512 ビットであり、倍精度浮動小数点数が、8個同時に計算でき、FMAが計算できるため、16 FLOPS/cycleである。同時期に発売された Haswell は Intel AVX2 は 256 ビットだが、FMA を2つ同時に計算できるため、同じく 16 FLOPS/cycle である。

製品名 コア数 コアクロック メモリ メモリアクセス速度(転送回数/秒) メモリ帯域(転送速度) L2キャッシュ 最大消費電力
(補助電源)
放熱機構 PCI Express接続
SE10X(Special Edition=特定顧客向け) 61 1.100 GHz 8 GB (GDDR5) 5.5 Gtps 352 GB/s 30.5 MB 300 W 無し Gen2.0 (要確認)
SE10P(Special Edition=特定顧客向け,例:TACC) 61 1.100 GHz 8 GB (GDDR5) 5.5 Gtps 352 GB/s 30.5 MB 300 W Passive Gen2.0 (要確認)
5110P 60 1.053 GHz 8 GB (GDDR5) 5.5 Gtps 320 GB/s 30 MB 225 W Passive Gen2.0 x8 (片方向あたり8GB/s)
5120D(Dense Form Factor=高密度システム構築向け) 60 1.053 GHz 8 GB (GDDR5) 5.5 Gtps 320 GB/s 30 MB 245 W Gen2.0 x8 (片方向あたり8GB/s)
3120P 57 1.100 GHz 6 GB (GDDR5) 5 Gtps 240 GB/s 28.5 MB 300 W Passive Gen2.0 x8 (片方向あたり8GB/s)
3120A 57 1.100 GHz 6 GB (GDDR5) 5 Gtps 240 GB/s 28.5 MB 300 W 回転ファン内蔵 Gen2.0 x8 (片方向あたり8GB/s)
7120P 61 1.238 GHz (TB利用時最大1.33GHz) 16 GB (GDDR5) 5.5 Gtps 352 GB/s 30.5 MB 300 W Passive Gen2.0 x8 (片方向あたり8GB/s)
7120X 61 1.238 GHz (TB利用時最大1.33GHz) 16 GB (GDDR5) 5.5 Gtps 352 GB/s 30.5 MB 300 W 無し Gen2.0 x8 (片方向あたり8GB/s)
Xeon Phi 5110P
2012年11月13日発表。Tri-Gateトランジスタを採用し22nmで製造された製品である。60コア、動作クロックは1.053GHz。倍精度浮動小数点演算性能の理論値は1.011TFLOPS。搭載されるメモリーはGDDR5の8GBで帯域幅は320GB/sである。TDPは225W。5110Pが導入されるシステムにおいてはラック単位での冷却がなされることが想定されている為、カード本体に冷却機構は存在していない。ホストバスはPCIe2.0であるが、転送レートが高速化されておりPCIe3.0で接続していることとあまり変わりはない。L2キャッシュは512KB/コア内蔵し、チップ全体でのL2キャッシュの総量は30MBである。メモリーインターフェイスは32bit幅で動作しており、全体では512bit存在する。補助電源コネクタは8ピン+6ピン構成。発売時期は2013年1月28日。
Xeon Phi 5120D, 3120P, 3120A, 7120P, 7120X
2013年6月18日発売開始。
Xeon Phi 31S1P
天河2に用いられた。

Knights Landing[編集]

14nmプロセスの予定。

脚注[編集]

[ヘルプ]

参考資料[編集]

英語[編集]

  • Rezaur Rahman: "Intel Xeon Phi Coprocessor Architecture and Tools", Apress, ISBN 978-1-4302-5926-8 (2013/09/02).
  • Jim Jefferes, James Reinders: "Intel Xeon Phi Coprocessor High-Performance Programming", Morgan Kaufmann, ISBN 978-0-12-410414-3 (2013/03/01).
  • Andrey Vladimirov, Vadim Karpusenko: "Parallel Programming and Optimization with Intel Xeon Phi Coprocessors", Colfax International, ISBN 978-0-9885234-1-8 (2013).
  • Endong Wang, Qing Zhang: "High-Performance Computing on the Intel Xeon Phi:How to Fully Exploit MIC Architectures", Springer, ISBN 978-3319064857 (2014/07/11).
  • James Reinders, Jim Jeffers: "High Performance Parallelism Pearls: Multicore and Many-core Programming Approaches", Morgan Kaufmann, ISBN 978-0128021187 (2014/11/17).

日本語[編集]

  • ジム・シェファース、ジェームズ・レインダース:「インテルXeon Phi コプロセッサー ハイパフォーマンス・プログラミング」, カットシステム, ISBN978-4-87783-332-9 (2014年1月10日).

関連項目[編集]

外部リンク[編集]