ARMアーキテクチャ

出典: フリー百科事典『ウィキペディア（Wikipedia）』
移動： 案内, 検索
ARMアーキテクチャ
開発者 ARMホールディングス
ビット数 32ビット
発表 1983年
バージョン ARMv8[1]
デザイン RISC
タイプ Register-Register
エンコード Fixed
ブランチ Condition code
エンディアン性 Bi
拡張 NEON, Thumb, Jazelle, VFP
レジスタ
16

ARMアーキテクチャ とは、ARM Ltdにより開発されている、組み込み機器や低電力アプリケーション向けに広く用いられる32ビットRISC CPUのアーキテクチャのことである。

目次

[編集] 概要

ARMアーキテクチャは消費電力を抑える特徴を持ち、低消費電力を目標に設計されるモバイル機器において支配的となっている。命令セットはRISCでありながらもコード密度を重視したCISC寄りの設計になっており[2]、手作業による最適化がしやすい特徴的なアーキテクチャを持つ。

現在では、ARMファミリーは組み込み型での32ビット RISC CPUのおよそ75%を占め[3]、全世界で最も使用されている32bit CPUアーキテクチャである。ARMアーキテクチャに基づくCPUコアは、PDA・携帯電話・メディアプレーヤー・携帯型ゲーム・電卓などの携帯機器から、ハードディスク・ルータなどのPC周辺機器まで、あらゆる電子機器に使用される。

携帯機器や電子機器の高性能化に伴いARMコアの出荷数は加速度的に伸びており、2008年1月の時点で100億個以上[4]、2010年9月の時点で200億個以上[5]が出荷されている。ARMアーキテクチャを使用したプロセッサの例としては、テキサス・インスツルメンツのOMAPシリーズやマーベル・テクノロジー・グループのXScale、NVIDIAのTegra、クアルコムのSnapdragon、フリースケールのi.MXシリーズなどがある。

既存のARMプロセッサは組み込みとクライアントシステムに特化していたため全て32ビットであるが、顧客からは電力効率に優れるARMアーキテクチャのサーバへの応用を望む声が高まり、ARM社は2011年10月27日、ARMの64ビット拡張であるARMv8アーキテクチャを発表した[6]。

[編集] 歴史

ARMの設計は、1983年にエイコーン・コンピュータによって開始された。当時エイコーンはモステクノロジー 6502を搭載したコンピューターを製造・販売しており、6502のように小さなハードウェア規模でシンプルな命令セットを持つ、より高速なプロセッサを開発することによって、6502を置き換えることが目的であった。

開発チームは1985年までにARM1と呼ばれる開発サンプルを完成させ、最初の製品となるARM2は次の年に完成した。ARM2は32ビットのデータバス、26ビットのアドレス空間と16個の32ビットレジスタを備えていた。レジスタの1つは、上位6ビットが状態フラグを保持するプログラムカウンタである。ARM2のトランジスタ数は30000個しかなく、おそらく世界で最もシンプルな実用32ビットマイクロプロセッサであった。これは、マイクロコードを持たないこと（モトローラ 68000の場合は1/4から1/3がマイクロコードであった）と、現在のほとんどのCPUと違ってキャッシュを含まないことによるものである。このシンプルさ故に消費電力は極めて低いが、それにもかかわらず80286よりも性能は高かった。後継となるARM3は、4KBのキャッシュを含みさらに性能を高めた。

1980年代後半、アップルコンピュータはエイコーンと共同で新しいARMコアの開発に取り組んだ。この作業は非常に重要視されていたため、エイコーンは1990年に開発チームをスピンオフしてAdvanced RISC Machinesという新会社を設立した。このため、ARMは本来のAcorn RISC MachineではなくAdvanced RISC Machineの略であるという説明をよく見かけることになる。Advanced RISC Machinesは、1998年にロンドン証券取引所とNASDAQに上場した際、ARM Limitedとなった。

この作業の結果、ARM6が開発された。1991年に最初のモデルがリリースされ、アップルはARM6ベースのARM610をアップル・ニュートンに使用した。

これらの変化を経てもコアは大体同じサイズに収まっている。ARM2は30000個のトランジスタを使用していたが、ARM6は35000個にしか増えていない。そこにあるアイデアは、エンドユーザーがARMコアと多くのオプションのパーツを組み合わせて完全なCPUとし、それによって古い設備でも製造でき、かつ安価に高性能を得られる、というものである。

最も成功した実装は、何億台もの携帯電話やゲームボーイアドバンスに搭載されたARM7TDMIであろう。ARMのビジネスは通常IP(知的財産)コアの売上によるものであり、そのライセンスを得てこのコアに基づいたマイクロコントローラが製造されている。

DECは設計のライセンスを得てStrongARMを製造した。233MHzでStrongARMはほんの1Wの電力しか消費しない(最近のバージョンはさらに少ない)。この業績は後に訴訟の解決の一環としてインテルに移管され、インテルはこの機会を利用して古くなりつつあったi960をStrongARMで補強することにし、それ以降XScaleという名で知られる高性能の実装を開発した。

モトローラ、IBM、テキサス・インスツルメンツ、任天堂、フィリップス、Atmel、シャープ、サムスン電子、STマイクロエレクトロニクス、アナログ・デバイセズ、パナソニック、クアルコム、Marvellなどの企業もARMデザインのライセンス供与を受けている。ARMチップは世界で最もよく使われているCPUデザインの一つとなっており、ハードディスク、携帯電話、ルータ、電卓から玩具に至るまであらゆる製品の中に見ることができる。現在では32ビット/64ビット組み込みCPUで圧倒的なシェアを占め、2004年の世界シェアは61%であった[7]。

[編集] 主な採用製品

[編集] ARM6


  • ARM60 CPU (VY86C06020FC-2)


  • ARM60 CPU (P60ARM)

[編集] ARM7/7E

[編集] ARM9/9E

[編集] ARM11/11E

  • 2007年頃から採用されるようになる。発表は2002年4月29日[8]。
    • 2007年7月17日、東芝がARM1176JZF-S搭載の携帯電話用プロセッサ、TC35711XBGを発表。2008年第2四半期より量産開始予定。
  • NVIDIA Tegra（ネットブック用プロセッサ）
  • 携帯音楽プレーヤー
  • 携帯電話
    • T-Mobile G1
    • Qualcomm　MSM7500（EV-DO Rev.A対応携帯電話用チップセット。ARM9Eとのダブル実装）
      • KDDI／沖縄セルラー電話（各auブランド）の「KCP+」対応CDMA 1X WINシリーズの携帯電話（例・W56T、W54SA、W61S、W62T等）。ARM9Eとのダブル実装
      • KDDI／沖縄セルラー電話（各auブランド）のCDMA 1X WINシリーズのスマートフォン（例・E30HT等）
    • Qualcomm　MSM7600（EV-DO Rev.A対応携帯電話用チップセット。ARM9Eとのダブル実装）
    • NTTドコモのFOMA902iシリーズ以降の携帯電話。905i以降のSymbian採用機はSH-4Aとダブル実装。
    • WS018KE (WILLCOM 9)　（WILLCOM（ウィルコム）のPHS端末）
    • Samsung S3C6400（ARM 1176JZ(F)-S v1.0）
      • iPhone 3G（412 MHzで駆動）
  • タブレット・PDA
    • ノキア Internet Tablet N800
    • mylo COM-2
  • ゲーム機
    • Zeebo (新興国向けDL専用3Dゲーム機)

[編集] Cortex-A8

[編集] Cortex-A9

  • タブレットは2010年頃から、スマートフォンは2011年から採用された。初期は2コアだったが、4コアのものがタブレットは2011年から、スマートフォンは2012年から登場した。
  • 携帯ゲーム機
  • Apple A5

[編集] Cortex-A15

  • テキサス・インスルメンツは2GHzのデュアルコアで2012年後半から商品を出荷予定[9]。

[編集] 64bit ARM

  • 2012年後半に発表し、2014年に商品が登場予定[10]。

[編集] コアの性能と採用実績

[編集] ARM社製

ファミリー アーキテクチャ コア 特徴 キャッシュ (I/D)/MMU 性能 MIPS @ MHz 採用製品
ARM1 ARMv1 ARM1 なし ARM Evaluation System second processor for BBC Micro
ARM2 ARMv2 ARM2 MUL(乗算)命令を追加 なし 4 MIPS @ 8 MHz
0.33 DMIPS/MHz		 Acorn Archimedes, Chessmachine
ARMv2a ARM250 統合メモリコントローラ(MMU), Graphics and IO processor. SWAP命令を追加 なし, MEMC1a 7 MIPS @ 12 MHz Acorn Archimedes
ARM3 ARMv2a ARM2a ARMとしてはじめてのキャッシュの採用 4K 統合 12 MIPS @ 25 MHz
0.50 DMIPS/MHz		 Acorn Archimedes
ARM6 ARMv3 ARM60 32ビットアドレス空間をサポート(それまでは26ビット) なし 10 MIPS @ 12 MHz 3DO, Zarlink GPS Receiver
ARM600 キャッシュ、コプロセッサバス (FPA10浮動小数点演算ユニット用) 4K 統合 28 MIPS @ 33 MHz
ARM610 キャッシュ、コプロセッサバスは無し 4K 統合 17 MIPS @ 20 MHz
0.65 DMIPS/MHz		 Acorn Risc PC 600, アップル・ニュートン 100シリーズ
ARM7 ARMv3 ARM700 8KB 統合 40 MHz Acorn Risc PC 試作CPUカード
ARM710 8KB 統合 40 MHz Acorn Risc PC 700
ARM710a 8KB 統合 40 MHz
0.68 DMIPS/MHz		 Acorn Risc PC 700, アップル・ニュートン eMate 300
ARM7100 Integrated SoC. 8KB 統合 18 MHz Psion Series 5
ARM7500 Integrated SoC. 4KB 統合 40 MHz Acorn A7000
ARM7500FE Integrated SoC. "FE"、FPA・EDOメモリコントローラを追加 4KB 統合 56 MHz
0.73 DMIPS/MHz		 Acorn A7000+
ARM7TDMI v4T ARM7TDMI(-S) 3ステージ パイプライン 無し 15 MIPS @ 16.8 MHz ゲームボーイアドバンス, ニンテンドーDS, iPod
ARM710T MMU 36 MIPS @ 40 MHz Psion 5 series, アップル・ニュートン
ARM720T 8KB 統合キャッシュ, MMU 60 MIPS @ 59.8 MHz
ARM740T MPU
v5TEJ ARM7EJ-S Jazelle DBX なし
ARM9TDMI v4T ARM9TDMI 5ステージ パイプライン なし
ARM920T 16KB/16KB, MMU 200 MIPS @ 180 MHz Armadillo, GP32,GP2X (マスタ), en:Tapwave Zodiac (Motorola i. MX1)
ARM922T 8KB/8KB, MMU
ARM940T 4KB/4KB, MPU GP2X (スレーブ)
ARM9E v5TE ARM946E-S variable, tightly coupled memories(TCM), MPU 231 MIPS @ 210MHz　74.47 MIPS @ 67.024MHz ニンテンドーDS, ノキア N-Gage, Conexant 802.11 chips
ARM966E-S キャッシュレス, TCMs

ST Micro STR91xF, Ethernet内蔵 [1]
ARM968E-S キャッシュレス, TCMs
v5TEJ ARM926EJ-S Jazelle DBX variable, TCMs, MMU 220 MIPS @ 200 MHz Mobile phones: ソニー・エリクソン・モバイルコミュニケーションズ (K, W シリーズ),シーメンス and Benq (x65 シリーズ以降), テキサスインスツルメンツ OMAP1710
v5TE ARM996HS Clockless processor キャッシュレス, TCMs, MPU
ARM10E v5TE ARM1020E (VFP) 32KB/32KB, MMU
ARM1022E (VFP) 16KB/16KB, MMU
v5TEJ ARM1026EJ-S Jazelle DBX variable, MMU or MPU
ARM11 v6 ARM1136J(F)-S SIMD, Jazelle DBX, (VFP) variable, MMU 1.25 DMIPS/MHz
532-665MHz (i.MX31 SoC)
(400 BogoMips @400 MHz i.MX31)		 テキサスインスツルメンツ OMAP2420 (ノキア N93, ノキア N95), Freescale i.MX31(Zune)
v6T2 ARM1156T2(F)-S SIMD, Thumb-2, (VFP) variable, MPU 1.54DMIPS/MHz
v6KZ ARM1176JZ(F)-S SIMD, Jazelle DBX, (VFP) variable, MMU+TrustZone 1.25DMIPS/MHz iPhone, iPhone 3G
v6K ARM11 MPCore 1-4 core SMP, SIMD, Jazelle DBX, (VFP) variable, MMU 1.25DMIPS/MHz(最大608MHz) NVIDIA Tegra
Cortex v6-M Cortex-M0 マイクロコントローラ向け。M1はFPGA上で動作。命令はM3のサブセット。Thumb-2 (BL, MRS, MSR, ISB, DSB, and DMB)対応。 0.9 DMIPS/MHz NXP LPC11xx, Triad Semiconductor, Melfas, 忠北テクノパーク, Nuvoton, オーストリアマイクロシステムズ, ローム
Cortex-M1 なし, tightly coupled memory optional. 0.8 DMIPS/MHz[11]
最大 136 DMIPS @ 170 MHz[12] (クロックはFPGA依存)		 Altera Cyclone III[13], Actel FPGA[14]
v7-M Cortex-M3 マイクロコントローラ向け キャッシュなし, (MPU) 1.25 DMIPS/MHz Texas Instruments Stellaris MCU, STMicroelectronics STM32, NXP LPC1000, NXP mbed, 東芝 TX03, Luminary Micro, Ember EM3xx, Atmel AT91SAM3, Europe Technologies EasyBCU, Energy Micro EFM32, Actel SmartFusion
v7E-M Cortex-M4 マイクロコントローラ向け。M3にDSP追加。モーター制御、FA/電力制御、オーディオ/ビデオ処理など。 Freescale Kinetis, NXP LPC43xx, STMicroelectronics
v7-R Cortex-R4 組み込み向け 可変キャッシュ, MMUはオプション 1.66 DMIPS/MHz Texas Instruments TMS570, Broadcom
Cortex-R5 1.66 DMIPS/MHz
Cortex-R7 2.53 DMIPS/MHz
v7-A Cortex-A5 400MHz〜800MHz
1.57 DMIPS/MHz		 PS-T328
Cortex-A7 1-4マルチプロセッシング　浮動小数点演算器　L2キャッシュメモリ4MB（最高） メモリ管理ユニット, TrustZone, ラージ物理アドレス拡張 〜1.5Ghz
1.9 DMIPS/MHz　
Cortex-A8 アプリケーション向け, NEON, Jazelle RCT, Thumb-2 可変(L1+L2), メモリ管理ユニット, TrustZone 600MHz〜1GHz
2.0 DMIPS/MHz		 テキサス・インスツルメンツ OMAP3, iPhone 3GS, iPhone 4, iPad, iPod touch (第3～4世代), NetWalker
Cortex-A9 アプリケーション向け, 1-4コア対称型マルチプロセッシング, (VFP), (NEON), Jazelle RCT and DBX, Thumb-2, アウト・オブ・オーダー実行, 投機的実行, スーパースケーラ メモリ管理ユニット, TrustZone 800MHz〜2GHz
2.5 DMIPS/MHz		 テキサス・インスツルメンツ OMAP 4, ST-Ericsson U8500, NVIDIA Tegra 2, NVIDIA Tegra 3, STMicroelectronics SPEAr1300, PlayStation Vita , ザイリンクス Zynq-7000, iPad 2, iPhone 4S
Cortex-A15 1-16コア対称型マルチプロセッシング メモリ管理ユニット, TrustZone, ラージ物理アドレス拡張 1GHz〜2.5GHz
3.5 DMIPS/MHz		 テキサス・インスツルメンツ OMAP 5
v8-A 未発表 64ビット命令セット。31個の64ビット汎用レジスタと32個の128ビットメディアレジスタ。暗号化命令

[編集] サードパーティー

アーキテクチャ 名称 特徴 キャッシュ (I/D)/MMU 性能 MIPS @ MHz 採用製品
XScale (v5TE) 80200/IOP310/IOP315 I/O Processor
80219
IOP321 en:Iyonix
IOP33x
PXA210/PXA250 Applications processor ザウルス SL-5600, SL-A300
PXA255 32KB/32KB, MMU 400 BogoMips @400 MHz en:Gumstix
PXA26x
PXA27x 800 MIPS @ 624 MHz HTC Universal, ザウルス SL-C1000,3000,3100,3200,Willcom W-ZERO3シリーズ WS003SH,WS004SH,WS007SH,WS011SH,WS020SH
PXA800(E)F
Monahans 1000 MIPS @ 1.25 GHz
PXA900 Blackberry 8700, Blackberry Pearl (8100)
IXC1100 Control Plane Processor
IXP2400/IXP2800
IXP2850
IXP2325/IXP2350
IXP42x en:NSLU2
IXP460/IXP465
v7-A Scorpion アプリケーション向け, 1-2コア対称型マルチプロセッシング, VFPv3, NEON, Thumb-2, Jazelle RCT, アウト・オブ・オーダー実行, 投機的実行 可変(L1+L2), MMU, TrustZone 800MHz〜1.5GHz
2.1 DMIPS/MHz		 Qualcomm Snapdragon S1, S2, S3 (第1〜3世代)
Krait アプリケーション向け, 1-4コア対称型マルチプロセッシング MMU, TrustZone 〜2.5GHz Qualcomm Snapdragon S4 (第4世代)
Sheeva PJ4 アプリケーション向け, 1-4コア対称型マルチプロセッシング, VFPv3, Wireless MMX2, Thumb-2 可変(L1+L2), MMU, TrustZone 〜1.5GHz
2.42 DMIPS/MHz		 Marvell ARMADA 500/600シリーズ

[編集] ARMアーキテクチャを採用しているCPU/メーカ

ARMホールディングスの概要にあるように、ARMホールディングスはARMアーキテクチャの設計のみをしており、製造は行ってはいない。ARMはIPコアとして各社にライセンスされ、それぞれの会社において機能を追加するなどしてCPUとして製造される。製造されたCPUはそのまま、あるいはボード上に実装、もしくは製品に組み込まれた形で販売などされる。

以下に『CPUそのもの』『ボード上に実装したもの』などCPUやボードのシリーズ名やブランド名などが明確な主なメーカ名/CPU名/シリーズ名等を記する。

[編集] 設計について

[編集] 32ビットARM

ARMはRISCプロセッサであり、その命令セットには

  • 32ビット固定長命令
  • ロード/ストアアーキテクチャ
  • 3オペランドのレジスタ間演算
  • 多くの命令が1サイクルで実行可能

といった、多くの32ビットRISCプロセッサに共通する特徴が見られる。その一方でARMの命令セットにおいてユニークなのは、マシン語の最上位4ビットを占める条件コードを使用した条件実行命令であり、これによってほぼ全ての命令を分岐命令無しに条件付きで実行することができる。

これにより、マシン語中の即値フィールドに割けるビット数が減ってしまう等の欠点もあるものの、小さなif文に対応するコードの生成時に分岐命令を避けることが可能になる。例として、ユークリッドの互除法を挙げる。

（この例はC言語による）

int gcd(int i, int j)
{
    while (i != j) {
        if (i > j)
            i -= j;
        else
            j -= i;
    }
    return i;
}

ARMのアセンブリ言語では、whileループの部分は以下のようになる。

 
 loop   CMP    Ri, Rj       ; i と j を比較
        SUBGT  Ri, Ri, Rj   ; もし "GT" ならば i = i - j;  
        SUBLT  Rj, Rj, Ri   ; もし "LT" ならば j = j - i; 
        BNE    loop         ; もし "NE" ならば loop に戻る

通常分岐命令を使用しなければならないthenやelse節のところで分岐が省かれていることが分かる。

命令セットのもう一つのユニークな機能が、シフト演算を「データ処理」（算術演算、論理演算、レジスタ間の代入）命令の中に織り込むことができることである。例えば、C言語の

a += (j << 2);

のような文を1つのARM命令

 
        ADD     Ra, Ra, Rj, LSL #2

として表すことができる。(((ペンティアムなどでも1個の命令でできる、LEA EAX,[EAX+EBX*4])))

これにより、多くのARMプログラムは通常RISCプロセッサに期待されるようなプログラムよりも密度の高いものになる。このため命令フェッチに伴うメモリへのアクセス頻度が少なくなり、分岐に伴うストールも回避しやすく、パイプライン処理を効率的に使うことができる。このことが、ARMがARMより複雑なCPUデザインと競合することを可能にした特徴的な一因のひとつである。

ARMプロセッサは、PC相対アドレッシングやプレ-/ポスト-インクリメント・アドレッシングモードなど、RISCとみなされる他のアーキテクチャと比べ豊富なアドレッシングモードを持っている。

もう一つ留意すべきことは、ARMの命令セットが時間とともに増加しているということである。例えば、初期のARMプロセッサ（ARM7TDMIより以前のもの）は2バイトの値をロードする命令がなかった。

[編集] 64ビットARM

ARMの64ビットモードアーキテクチャAArch64では、汎用レジスタはすべて64ビットとなり、数も16個から31個に増やされる。サーバ用途も意識して仮想化支援命令および暗号化支援命令が追加され、SIMD拡張命令であるNEONも大幅に強化される。

命令セットも刷新されるが、コード効率を重視して命令長は32ビットのままで、32ビットARMの特徴であった条件付き実行命令の大半が削除される。

この節は執筆の途中です この節は執筆中です。加筆、訂正して下さる協力者を求めています。

[編集] ARMの拡張機能

[編集] Thumb

ARMプロセッサはThumbと呼ばれるコード効率の向上を意図した16ビットの命令モードを持っている(SuperHの命令16bit/データ32bitに倣い追加された)。条件実行のための4bitプレディケートが削除されている。メモリポートやバスが32ビットよりも狭い状況において32ビットコードよりも性能が向上する。多くの場合、組み込みアプリケーションでは32ビットのデータパスを持っているのは一部のアドレス範囲のみであり（例: ゲームボーイアドバンス）、残りは16ビットかそれよりも狭くなっている。このような状況では、Thumbコードをコンパイルし、CPUに最も負荷のかかる部分だけを32ビットの命令セットを使用して手作業で最適化するのが、通常は理にかなっている。

Thumbテクノロジを搭載した最初のプロセッサはARM7TDMIである。ARM9とそれ以降のファミリは、XScaleも含めて全てThumbテクノロジを搭載している。

[編集] DSP 拡張命令

デジタル信号処理とマルチメディアアプリケーション向けに ARMアーキテクチャを拡張するため、いくつかの命令が追加された[2]。ARMv5TE と ARMv5TEJ というアーキテクチャ名の "E" がこれを表していると思われる。

追加された命令は、デジタルシグナルプロセッサアーキテクチャで一般的なものである。例えば、符号付積和演算、飽和加算と飽和減算、「先行する0のカウント」のバリエーションである。

[編集] Jazelle

ARMは、Javaバイトコードをハードウェアでネイティブに実行できる技術を実装した。これはARMやThumbモードと並ぶもう一つの実行モードであり、ARM/Thumbの切り替えと同様にしてアクセスすることができる。後述のJazelle RCTに対してJazelle DBX (Direct Bytecode eXecution)とも言う。

Jazelleテクノロジを搭載した最初のプロセッサはARM926EJ-Sである。CPU名の'J'がJazelleを表している。

[編集] Thumb-2

Thumb-2テクノロジは2003年に発表されたARM1156コアで登場した。Thumb-2はThumbの制限された16ビットの命令セットを追加の32ビット命令で拡張し、命令セットの幅を広げるものである。公称されているThumb-2の目的は、Thumbと同様のコード密度と32ビットメモリ上でのARM命令セットと同様の性能を得ることであり、Thumb-2はビットフィールド操作、テーブル分岐や条件付き実行などを含んでいる。

[編集] Thumb Execution Environment (ThumbEE)

ThumbEEはJazelle RCT (Runtime Compilation Target)とも呼ばれる第4のモードである。2005年にアナウンスされ、Cortex-A8プロセッサで最初に実装された。Thumb-2命令セットに小規模な変更を加えたもので、JITコンパイラのように実行時にコードを生成する場合に向いている。主な対象はJava、.NET MSIL (C#など)、Python、Perlなどの言語である。

[編集] Advanced SIMD (NEON)

Advanced SIMD拡張はNEONとも呼ばれ、メディアおよびデジタル信号の処理に向いた64ビットと128ビットのSIMD命令セットである。

[編集] VFP

VFP (Vector Floating Point)はARMアーキテクチャのコプロセッサ拡張である。単精度・倍精度の浮動小数点演算機能を提供する。

[編集] 脚注

[ヘルプ]
  1. ^ ARMv8 Technology Preview
  2. ^ 条件実行、定数シフト/ローテート付きオペランド、比較的豊富なアドレッシングモードなど、命令数を削減してコード密度を向上させるための工夫が命令セットの随所に見られる (Thumb-2では可変長命令も採用している) ように、CISC的な特徴を低消費電力化に利用している。ただしマイクロプログラムは持たず過度の複雑さを避けるなど、RISCの利点も存分に活かしている。
  3. ^ http://www.arm.com/miscPDFs/3823.pdf
  4. ^ http://www.jp.arm.com/pressroom/08/080125.html
  5. ^ http://journal.mycom.co.jp/articles/2010/09/10/cortex-a15/index.html
  6. ^ http://ascii.jp/elem/000/000/645/645995/
  7. ^ 2005年、ARM社のセミナー資料による。
  8. ^ News：米速報：次世代マイクロアーキテクチャ「ARM11」発表
  9. ^ 日本TI、モバイルの概念を一変させる高性能、高機能のOMAP™5プラットフォームを発表
  10. ^ 【後藤弘茂のWeekly海外ニュース】 ARMが次世代CPU「Atlas」と「Apollo」の計画を発表
  11. ^ "ARM Cortex-M1", ARM product website. Accessed April 11, 2007.
  12. ^ "ARM Extends Cortex Family with First Processor Optimized for FPGA", ARM press release, March 19 2007. Accessed April 11, 2007.
  13. ^ ARM Cortex-M1
  14. ^ Actel: 製品とサービス: プロセッサ: ARM: Cortex-M1

[編集] 関連項目

[編集] 外部リンク

表・話・編・歴
主なプロセッサアーキテクチャ
CISC
x86 (IA-32 · x64（AMD64 · Intel 64)) · IA-64 · MC6800 · MC68000 · TRONCHIP · PDP · VAX · z/Architecture
RISC
「http://ja.wikipedia.org/w/index.php?title=ARM%E3%82%A2%E3%83%BC%E3%82%AD%E3%83%86%E3%82%AF%E3%83%81%E3%83%A3&oldid=41427772」より作成
個人用ツール
名前空間
変種
操作
案内
ヘルプ
ツールボックス
他の言語