EDA (半導体)

出典: フリー百科事典『ウィキペディア(Wikipedia)』
移動: 案内検索

EDA: electronic design automation)、DA: design automation)とは、電子機器、半導体など電子系の設計作業を自動化し支援するためのソフトウェア、ハードウェアおよび手法の総称。半導体の設計工程とその製造工程、さらにそれを部品として実装するプリント基板設計の自動化で使われる用語である。それぞれの製造工程、検査工程でのデータ処理技術を意味するともいえる。

従来から単体で存在した電子系のCADCAEを包含した用語として使われるようになった。実際のシステムのことをEDAツールといい、開発・販売業者をEDAベンダーという。電子・半導体メーカーなどが内製する場合もある。

歴史[編集]

1960年代[編集]

回路シミュレータSPICEカリフォルニア大学バークレーで開発された。当時のプラットフォームとしてはメインフレームが主流であった。その後各所で派生版が生まれ、改良されながら2008年現在も使用されている。

1970年代[編集]

半導体レイアウト設計用のCADシステムとして、アメリカのカルマー社(Calma)、アプリコン社(Aplilicon)などのシステムが登場した。いずれもミニコンをホストコンピュータとしたターンキーシステムであった。両社ともその後の買収などを経たのち消滅したが、カルマー社のフォトマスクのデータ形式であるGDS2(ストリーム)形式は現在に至るまで使用されている。日本ではセイコー電子工業や図研のシステムも登場している。

当時のCADは高価なものであったため設計者が直接使用せず専任オペレータがデータ入力、修正するといった使われ方をした。

1980年代[編集]

論理回路設計用のCAEシステムとしてメンター・グラフィックス、デイジー、バリッドなどが登場する。プラットフォームには汎用のエンジニアリングワークステーション(EWS)を使用したもの(メンター)と専用のハード・OSを使用していたものがあった(後の2社)が、その後UNIXベースのEWSとOSが一般的になった。

これらのツールは論理回路入力をするエディターとその動作検証をシミュレータなどを一体としたものである。またこのあたりから設計者一人ひとりが占有して使うという形態が一般的になってくる。

レイアウトCADで作成データと論理設計ツールのデータを比較するツールも登場する(ECAD社、後にCadence社) 回路図をもとにレイアウトデータの自動配置配線を行うツールも出てきた。当初はゲートアレイなどのセミカスタム半導体を対象したが、より汎用性の高いものへと進化していった。この種のツールにおいては多数の図形データを処理する必要があるが、計算幾何学の成果も取り入れ性能の向上が図られていった。

複数のベンダーが各種ツールを発表した結果、データの互換がとれない等の問題も生じている。当時2大ベンダーであったケイデンス社(Cadence)とメンター社(Mentor)がそれぞれフレームワークという枠組みに他社製品を取り込んで統合しようとの動きもあったが成功していない。またデータを交換する共通フォーマットとしてEDIFの研究が始まった。

ハードウェア記述言語の登場[編集]

カーバー・ミードリン・コンウェイの著書『超LSIシステム入門』で、プログラミング言語のコンパイルによって回路を生成することが提唱された。これは論理合成として後に実用化される。

1980年代半ばに、回路図ではなくプログラム言語に似たハードウェア記述言語(HDL)の一つであるVerilogとそのシミュレータが登場、回路図に代わって言語記述で設計する手法が始まった。1980年代後半には、そのHDLから論理回路(ネットリスト)を自動生成するシステムが実用化された。この技術は論理合成と呼ばれ、シノプシスにより製品化された。

1990年以降[編集]

それぞれのツールの性能向上が続くなかで、半導体製造工程の微細化による様々な問題を解決するためのツールが各種登場する。シミュレーションを行わずにタイミングの問題を検証するツール(静的タイミング解析)、複数の回路の等価性を比較するツール(形式等価判定)、配線遅延や負荷を考慮しながらクロック配線網を生成するツール(クロックツリー合成)など各種のものが登場している。また実際ウェハーにパターンを露光する際、光の波長に近づき近接効果が無視できなくなってきたため、あらかじめ補正する光学近接効果補正技術(: optical proximity correction、OPC)も使われるようになった。

1990年代後半よりHDLより抽象度の高い記述を可能とする言語の開発が始まった。C/C++を元にしたSystemC、SpecCや既存のVerilogの拡張であるSystemVerilogなどである。これらはシステム記述言語などと呼ばれる。

プラットフォームはサン・マイクロシステムズを中心とした各種ワークステーションのシェア向上が続いたが、PCの性能向上によりLinuxを使う動きがでてきた。Windows NTおよび後継のサポートもされるようになってきた。2000年以降、ハードウェアとしてPC/AT互換機を、OSとしてWindowsやLinuxを使う動きが加速している。

製品種別、守備範囲[編集]

実際の設計フローにしたがって各製品の種別と守備範囲を示す。

デバイス・プロセス設計[編集]

  • プロセス工程設計
実際の半導体プロセス条件の最適化を行うプロセスシミュレーション
  • デバイス設計
デバイスの構造から特性の計算を行うデバイスシミュレーション。適切なデバイスの構造の条件を決定する。プロセス工程の設計とリンクした設計が可能。近年では、半導体製造を専門に請け負うファウンドリの登場により、デバイス・プロセス設計、モデルパラメータ抽出が不要となる場合が多い。
  • モデルパラメータ抽出
測定結果やデバイスシミュレーションの結果から回路設計において必要なモデルパラメータを決定する。各種のモデル抽出用のCADツールを使用する。

システム、回路設計[編集]

  • システム、アーキテクチャ設計
全体のシステムの要求より、構成するブロックと各ブロックの要求性能を決定する。この際に行われるシミュレーションをシステムシミュレーションという。
  • 個別ブロック設計
各ブロックはシミュレーションを利用して、個別に要求性能を満たす設計を行う。デジタル回路のブロックはVerilogVHDL等を用いた論理記述で、アナログ回路はSPICEネットリスト等を利用した記述で回路図へ変換を行う。必要に応じてIPを利用する。
  • IP: intellectual property
知的財産権をもった既製品の回路ブロックのこと。
回路シミュレーション論理シミュレーション・アナログデジタル混載シミュレーション(: mixed signal simulation)・故障シミュレーション・プロセスシミュレーション・デバイスシミュレーション・システムシミュレーション等がある。
  • DFT (: design for test) / DFM (: design for manufacturing
DFTは製造時の製品の欠陥を検出する仕組みを、あらかじめチップの回路に作りこんでおく手法で、バウンダリスキャンBISTbuilt-in self test)、ATPG(: auto test pattern generation)などの欠陥検出回路を追加する。DFMは欠陥があることを前提として歩留まりを向上させる仕組みを、あらかじめ作りこんでおく手法。

マスク設計、検証作業[編集]

  • 配置配線、マスク作成
デジタル系の場合、回路ブロックの配置決定と自動配線を行う。アナログ系回路の場合、高周波になるほど完全な自動配置配線は困難であるため、手作業でのマスク作成が生じる。
  • 物理検証
設計が回路図と一致するか、あるいは物理的な設計基準を満たしているかの検証。前者はLVS、後者をDRCという。
  • 寄生素子抽出、再シミュレーション
作成したマスクにおける寄生素子(容量、抵抗、インダクタ等)の抽出を行いその情報を元の回路に付加し、再度回路、論理シミュレーションを行い、正常に動作し目的の性能を満たすか確認する。この寄生素子抽出と付加作業をバックアノテーションと呼ぶ。
  • マスクデータ生成
設計データから実際に半導体チップを製造するためのフォトマスク用データに変換する。近年の微細化プロセスでは、この時点で光の干渉による影響のシミュレーションを行い、マスクデータの補正を行う。

基板設計、評価[編集]

  • 評価用基板設計
プリント基板設計CADを用いて、基板の設計を行い、自動配置配線で配線を引く。周波数が高い場合は、専用のシミュレーションで配線間の干渉などを確認する。
  • テスト
半導体チップ製造後の不良品検出のために実際に動作させる。その時に使用するテストデータは前述の故障シミュレーションで作成したものである。

なお、仕様から回路設計、シミュレーションを行いマスクを作成するまでの工程をフロントエンド、それ以降をバックエンドと呼ぶ場合もある。

ベンダー[編集]

2012年現在、EDAベンダーはシノプシス・ケイデンス・メンターが3強と呼ばれ、3社の寡占状態にある。新しいツールをベンチャー企業が次々開発する状況は続いているが、経営不振や出口戦略のため、大手3社のいずれかに買収されてしまう場合も多い。

売上はFY2011

ソフト[編集]

  • 海外
    • OrCAD
    • PADS

催し[編集]

EDAツールの新製品の発表の場として年1回 Design Automation Conference(通称DAC、ダック)という会議、展示会がアメリカで開かれる。この名称は、前述のようにDAという言葉の名残である。

日本での同種の催しとして新製品の展示会 Electronic Design and Solution Fair が毎年開催されている。また、DACのアジア版となる国際会議 ASP-DAC も毎年開催され、近年は日本での開催が隔年となっている。

関連項目[編集]

外部リンク[編集]