Emotion Engine

出典: フリー百科事典『ウィキペディア(Wikipedia)』
移動: 案内検索
Emotion Engine
Sony EmotionEngine CXD9615GB top.jpg
Emotion Engine CXD9615GB
生産時期 2000年から2012年まで
販売者 ソニー・コンピュータエンタテインメント
設計者 ソニー・コンピュータエンタテインメント、東芝
CPU周波数 294.912 MHz
プロセスルール 0.25μm から 0.09μm
命令セット MIPS IIIの大半の命令に107個のマルチメディア拡張命令を追加(一部 MIPS IV 命令が含まれる)
テンプレートを表示
ワンチップ化されたEmotion EngineとGraphics Synthesizer CXD9833GB(SCPH-70000CB に実装されていたもの)

Emotion Engine(エモーション エンジン)は、ソニー・コンピュータエンタテインメント (SCE) と東芝によって開発され、主にPlayStation 2向けに設計・使用されたMIPSアーキテクチャベースの128ビットRISCマイクロプロセッサである。

ここでは、ソニー・コンピュータエンタテインメントによって開発され、同じくPlayStation 2向けに設計・使用されたGPUGraphics Synthesizer(グラフィックス シンセサイザ)についても扱う。

この2つのチップはセットで使われる事が多く、当初は単独のチップであったが、後にシュリンクが進んだためワンチップ化が行われた。初期のPlayStation 3にもPlayStation 2用ゲームソフトの互換性を確保するために搭載されている[1]

概要[編集]

CPUコアの浮動小数点演算ユニット(FPU)以外に、VLIWを採用した2系統のベクトル演算ユニット(Vector Unit:VU)を搭載する。そのためFPU及び2系統のVUを合計した浮動小数点演算能力は、ピーク時で6.2GFLOPSとなった。

また、DMAコントローラが統合されており、内部の各ユニットを128bitバスで接続した世界初[2]の完全な128ビットプロセッサでもある。

メインメモリとは、ラムバス社のDirect RDRAMインターフェイス2チャネルにより3.2GB/秒のメモリ帯域で接続されている。また、イメージプロセッシングユニットと呼ばれるMPEG-2デコーダユニットを内蔵し、MPEG-2形式のビデオを単体で再生する能力を持つ。

PlayStation 2発売前に当時SCEI社長だった久夛良木健は、このチップをゲーム機での採用だけにとどまらずマルチメディアワークステーションにも活用する構想を明らかにしていた[3]が(詳しくは#GScube 16を参照)、結果としてソニー製品としてはPS2とPSXWEGA[4]QUALIA 005[5]以外での採用は特になかった。ちなみに久夛良木はPlayStation 3のCPUであるCellでも同様の構想を明らかにしていた[6]

また、ナムコ(ゲームメーカー)と山佐(パチスロメーカー)がパチスロ用基板「P246」を共同開発する際、Graphics Synthesizerと共にEmotion Engineも採用された。

アーキテクチャ・仕様[編集]

Emotion Engine CXD9542GB
Emotion Engine CXD9708GB(SCPH-70000 に実装されていたもの)
Emotion Engine CXD9832GB(SCPH-70000 CW に実装されていたもの)

EE全体での浮動小数点演算能力は 6.2GFLOPSとなる。内訳はそれぞれFPUが0.64 GFLOPS、VPU0が 2.44 GFLOPS、VPU1が 3.08 GFLOPS。 ベクトル演算ユニットとして、VPU0とVPU1が搭載されており、主に座標計算を行うとされているが、使用目的はそれぞれ異なる。

CPU (EE Core)[編集]

  • MIPS R5900ベース
  • MIPS IIIの大半の命令に107個のマルチメディア拡張命令を追加
    • 一部 MIPS IV 準拠(プリフェッチ命令のPREF、および条件転送命令のMOVN/MOVZが追加)
  • クロック周波数: 294.912MHz
    • スーパースカラ 64ビット 整数演算ユニット×2
    • 命令キャッシュ: 16KB
    • データキャッシュ: 8KB
    • データスクラッチパッドRAM: 16KB

含まれていない MIPS III 命令[編集]

  • セマフォ(LL、LLD、SC、SCD)
  • 64bit 乗算および除算(DDIV、DDIVU、DMULT、DMULTU)

コプロセッサ[編集]

FPU[編集]

VPU0 (Vector Processing Unit)[編集]

EE Coreからのコプロセッサ命令に基づき、第2コプロセッサ (COP2) として動作する「マクロモード」のほか、独自したプロセッサとして動作する「マイクロモード」が存在している。VPU1とは対照的に、EE Coreと密接な処理を行う。

  • VU0
    • 32ビット MIPS COP2 命令(マクロモード時)
    • 64ビット LIW (Long Instruction Word) 命令(マイクロモード時)
    • データ用RAM (VU Mem): 4KB
    • マイクロ命令格納用RAM (Micro Mem): 4KB
    • 128ビット 150MHz
    • 浮動小数点積和演算ユニット×4 + 浮動小数点除算ユニット×1

その他のプロセッサ[編集]

VPU1[編集]

EE Coreと独立したジオメトリエンジンとして動作する。VPU0と違って「マイクロモード」でしか動作しない。そのため、VU0よりもメモリが多めになっている。

  • VU1
    • 64ビット LIW 命令
    • データ用RAM (VU Mem): 16KB
    • マイクロ命令格納用RAM (Micro Mem): 16KB
    • 浮動小数点積和演算ユニット×5 + 浮動小数点除算ユニット×2
    • EFU(初等関数演算ユニット)搭載

IPU (Image Processing Unit)[編集]

画像データの展開処理を行うプロセッサであり、MPEG-2ビットストリームの展開、I-Picture マクロブロックの復号のほかに、ディザリング、YCbCrからRGBへの色変換、ベクトル量子化機能を持つ。 なお、MPEG-2のデコードの際の動き補償はIPUでは行わず、EE Coreのマルチメディア命令を用いる。

インターフェース[編集]

GIF (Graphics Synthesizer Interface Unit)[編集]

EEとGS間のインターフェースであり、各種プロセッサから並列生成されるディスプレイリストを調停し、描画コマンドをGSへ転送する。

SIF[編集]

IOPとのインターフェース機能を提供する。

VIF (VPU Interface Unit)[編集]

VPUのインターフェース機能を提供する。

その他[編集]

  • DMAコントローラ: 10チャネル
  • メモリインタフェース: 16bit×2 400MHz Direct Rambusチャネル(Direct RDRAM
  • メモリ帯域幅: 3.2GB/秒
  • MIPS: 363 MIPS(250MHz時、発表当時)
  • BogoMIPS: 392.40 BogoMIPS[7]
  • 各種性能(SCE公表値)
    • 頂点演算性能: 6600万頂点/秒(座標変換+透視変換)
      • 3800万頂点/秒(座標変換+透視変換+光源計算)
      • 3600万頂点/秒(座標変換+透視変換+光源計算+フォグ)
    • 曲面生成性能: 1600万頂点/秒
    • 画像処理性能: 1億5000万ピクセル/秒

各世代のEEの比較表[編集]

第一世代
(SCPH-10000)
第二世代 第三世代 第四世代 EE+GS
(SCPH-70000以降)
チップ面積 (mm2) 240 224 110 73 86
プロセスルール (nm) 250 180 180 150 90
消費電力(W) 15  ?  ?  ? 8.5
トランジスタ数 (万) 1050  ?  ?  ? 5350

Graphics Synthesizer[編集]

Graphics Synthesizer CXD2934GB (8-752-404-01?)(SCPH-10000 に実装されていたもの)
Graphics Synthesizer CXD2949GB(SCPH-70000 に実装されていたもの)

Graphics Synthesizerは、ソニー・コンピュータエンタテインメントによって開発され、PlayStation 2向けに設計・使用されたGPUである。

概要[編集]

4MBDRAM混載[8]していることにより、2560 bit(内訳は読み込み 1024 bit、書き込み 1024 bit、テクスチャ 512 bit)という超広帯域のバス幅を備え、48GB/秒という転送速度が特徴。 その他のスペックとしては、ピクセルエンジンと呼ばれるパイプラインを16基備え、147.456 MHzで動作する。なお集積トランジスタ数は4300万、0.25μmプロセス製造でダイ面積が279平方mmとなっており、発表当時としてはPC向けハイエンドチップの2倍以上の規模で、その後のコンピュータグラフィックス業界に少なからずとも影響を与えた。

仕様[編集]

  • クロック周波数: 147.456MHz
  • 内蔵DRAM(VRAM): 4MB
  • DRAM転送速度: 48GB/秒
  • DRAM帯域幅: 2560ビット
    • 読み込み: 1024ビット
    • 書き込み: 1024ビット
    • テクスチャ: 512ビット
  • 最大表示色数: 32ビット(RGBA:各8ビット)
  • 出力フォーマット
  • 描画性能(SCE公表値)
    • ピクセルフィルレート(32ビット、Zバッファ、アルファブレンドを併用した場合)
      • 24億ピクセル/秒(テクスチャマッピングなし)
      • 12億ピクセル/秒(テクスチャマッピングあり)
    • パーティクル: 1億5000万個/秒
    • ポリゴン: 最大7500万ポリゴン/秒(微小ポリゴン)
      • 2000万ポリゴン/秒(テクスチャ、光源計算、半透明、Zバッファを併用した場合)
    • スプライト: 1875万個/秒(8x8ピクセル)

各世代のGSの比較表[編集]

GS#1 GS#2 GS#3 GS#4 GS#5 GS#6
チップ面積(mm2) 279 188 108 96 83 73
設計ルール(nm) 250 250 180 180 180 180
消費電力(W) 9 9 5 5 5 5

GScube 16[編集]

GScube 16は、搭載メモリが4倍の128MBに増量されているEmotion Engineと、混載メモリを32MBに増量したGraphics Synthesizer 1-32と呼ばれる派生チップを16基搭載したグラフィック・ワークステーションのプロトタイプである。 形状は正方形で、上部にGSユニットの稼働状況を表すイルミネーションが搭載されている。

ただし、GScubeは単独で稼働するワークステーションではないため、ホストシステムを必要とする。 また、チップを64個並列に搭載した「GScube 64」や、さらにそれを拡張し4000×2000ピクセルで120fpsでの映像出力が可能なワークステーションも予定されていた。

なお、当初謳われていた1920x1080での出力は、発表から6年後のPlayStation 3で、さらに60fpsでの出力は13年後のPlayStation 4で実現した。

GScube 16の仕様[編集]

表記されていないスペックは基本的に元のチップと同等。

  • CPU: Emotion Engine 16基
    • メモリ容量: 2GB(128MB×16基)
    • メモリ帯域幅: 50.3GB/秒(3.1GB/秒×16基)
    • 浮動小数点演算能力: 97.5GFLOPS(6.1GFLOPS×16基)
  • GPU: Graphics Synthesizer 1-32 16基
    • 内蔵DRAM(VRAM): 512MB(32MB混載×16基)
    • DRAM帯域幅: 755GB/秒(47.2GB/秒×16基)
    • ピクセルフィルレート: 37.7GB/秒(2.36GB/秒×16基)
    • 最大ポリゴン描画性能: 12億ポリゴン/秒(7,370万ポリゴン/秒×16基)
    • 最大表示解像度: 1,080/60p
    • プロセスルール: 0.18μm
    • ダイサイズ: 462平方mm
  • サウンド: Emotion Engine ネイティブ・オーディオ
    • 最大出力チャンネル数: 16
    • サンプリング周波数: 48KHz
    • 出力データ長: 16ビット
  • 外形寸法: 424×424×424mm
  • 質量: 約48kg

脚注[編集]

  1. ^ 例外としてPlayStation 3の一部モデルではGraphics Synthesizerしか搭載していない。
  2. ^ 次世代プレイステーション向け世界最高速の128ビットCPU Emotion Engine を開発 (PDF)”. ソニー・コンピュータエンタテインメント (1999年3月2日). 2013年3月23日閲覧。
  3. ^ PlayStation2ベースのワークステーションが登場!、PC Watch、1999年10月7日
  4. ^ テレビのさらなる高画質・高音質と新しい操作性を実現した<ベガ>HVXシリーズ 計6機種 発売、ソニーマーケティング、2004年8月19日
  5. ^ 世界初、感動の記憶色を再現する広色域LEDバックライト搭載の液晶テレビ 発売、ソニーマーケティング、2004年8月19日
  6. ^ IBM/SCE/ソニーのCellプロセッサワークステーション、PC Watch、2004年5月14日
  7. ^ dmesg でごあいさつ”. 2001年4月30日時点のオリジナルよりアーカイブ。2013年5月9日閲覧。
  8. ^ 複数チップの組み合わせではなく、本当に1枚のチップ内に混載している。

参考文献[編集]

関連項目[編集]

外部リンク[編集]