コンテンツにスキップ

Power Architecture

出典: フリー百科事典『ウィキペディア（Wikipedia）』
Power Architecture
開発者
ビット数 32ビット/64ビット（32 → 64）
発表 2005年
バージョン 2.06
デザイン RISC
タイプ Register-Register
エンコード Fixed/Variable
ブランチ Condition code
エンディアン Big/Bi
拡張 AltiVec, APU, DSP, Cell
オープン Yes
レジスタ
  • 32個の64/32ビット汎用レジスタ
  • 32個の64ビット浮動小数点数レジスタ
  • 32個の128ビットベクトルレジスタ
  • 32ビットのcondition code register
  • 32ビットのlink register
  • 32ビットのcount register
  • その他
Power Architectureの概要図
Power ISAの系統図
Power
アーキテクチャ
全体
過去

PowerPC 700

現在
予定
その他

Power Architecture（パワーアーキテクチャ）は、IBMなどによるRISCマイクロプロセッサ（CPU）用のアーキテクチャ名である。

当初は32ビットであったが、後に64ビット化された。Power Architectureの普及団体はPower.orgで40を超える企業や組織が参加している。Power Architectureをベースにしたプロセッサには、POWER、PowerPC、PowerQUICC、Cellなどがある。

「Power Architecture」は、IBMの以前の世代の用語である「POWER architectures」とは異なる。「POWER architectures」は、IBMのPOWER、PowerPC、Cellなどの全製品の各アーキテクチャを幅広く含んだ、過去の用語である。「Power Architecture」は、プロセッサーアーキテクチャ、ソフトウェア、ツールチェーン、コミュニティ、エンドユーザー用アプライアンスなどを含んだファミリーネーム（総称）であり、製品や技術の仕様を記述した厳密な用語ではない。

用語

[編集]

混同し易い用語を以下に簡単に記載する。

用語 説明
POWER Performance Optimization With Enhanced RISCの略。IBMにより設計されたマイクロプロセッサのアーキテクチャ。
→詳細は「POWER (マイクロプロセッサ)」を参照
PowerPC Power Performance Computingの略。POWERから派生した32/64ビットの命令セットを持つ、シングルチップのマイクロプロセッサで、いくつかの新しい要素を含む。AIM連合と呼ばれるApple・IBM・モトローラにより設計された。
→詳細は「PowerPC」を参照
PowerPC-AS PowerPC-Advanced Seriesの略。コードネームは「Amazon」。PowerPCの純粋な64ビットの派生で、POWER2仕様のいくつかの要素を含む。IBMのRS64ファミリープロセッサとして使用された。
→詳細は「RS64」を参照
POWERn 「n」には自然数が入る。IBMが製造するハイエンドのマイクロプロセッサのシリーズで、POWER、PowerPC、PowerPC-ASなどの命令セットとは異なった組み合わせが使われている。
→詳細は「POWER1」、「POWER2」、「POWER3」、「POWER4」、「POWER5」、「POWER6」、「POWER7」、「POWER8」、および「POWER9」を参照
Cell Cell Broadband Engine Architecture（CBEA）の略。IBM、ソニー、東芝が設計したPower Architectureベースのマイクロプロセッサである。
→詳細は「Cell Broadband Engine」を参照
Power Architecture POWER、PowerPC、Cellなどや、ソフトウェア、ツールチェーン、エンドユーザー機器などを指す幅広い用語。当記事で説明する。
Power ISA 最新のPOWERおよびPowerPCの命令セットを結合した、新しい命令セット。IBMとフリースケールにより設計された。

歴史

[編集]
→「POWER (マイクロプロセッサ) § 歴史」、および「PowerPC § 歴史」も参照

RISC的なコンピュータは古くからあるが、一般にはパターソンのバークレーRISC（en:Berkeley RISC）とヘネシーのMIPS（R2000）からRISCの歴史は始まるものとされる。しかし、それに先行するIBMの801が、彼らに大きな影響を与えている。IBMは801からの派生であるROMPを完成させ、IBM RT-PCに使った。そして、RS/6000のCPUに向けて開発されたのが、Power Architectureであり、最初のPOWERであるPOWER1である。POWER1のシングルチップ向け機能削減版がRISC Single Chip（RSC）である。

1992年にはApple・IBM・モトローラが「AIM連合」を形成し、POWERプロセッサの幅広い市場向けバージョンを開発した。その結果はPOWERアーキテクチャの修正されたバージョンである、PowerPCアーキテクチャとなった。PowerPCの最初の実装は1993年のPowerPC 601で、RSCをベースとし、アップルのPower MacintoshやIBMのRS/6000システムで使用された。

IBMはPOWERアーキテクチャをRS/6000システム用に拡張し、1993年には8チップのPOWER2プロセッサが、更に1996年にはシングルチップバージョンの "POWER2 Super Chip"（P2SC）が登場した。

1990年代の初期にIBMはCISCベースのAS/400コンピュータの、RISCアーキテクチャへの移行を検討した。この新アーキテクチャ開発はコードネーム "Amazon" と呼ばれ、PowerPC-ASが生まれた（このプロジェクトで働くエンジニアの中では "Advanced Series" または "Amazon Series" とも呼ばれた）。PowerPC-ASは、RSCベースのマルチプロセッサのサーバープラットフォームとなった。IBMリサーチ研究所での開発は続けられ、64プロセッサ内部接続のサポートのためのRSCの拡張や、POWER2機能に対するAS/400やRS/6000機能の追加などが行われた。開発は終了して64ビットのA10およびA30プロセッサとなり1995年に発表され、1997年にはRS64系列となりAS/400およびRS/6000で使用された。

平行してAIM連合は1995年から1997年にかけてPowerPCの開発を進め、以下の第2世代PowerPCプロセッサをリリースした。

602と620は広く普及しなかったが、603と604およびその後継は、それぞれの市場で非常に普及した。モトローラとIBMはまた、組み込み用の実装で使われたPowerPC拡張の "Book E" を作成した [1] 。この実装にはモトローラのPowerQUICCプロセッサや、IBMのPowerPC 400ファミリーがある。

AIM連合の最後の努力は第3世代PowerPC（G3）で、1997年のPowerPC 750である。その後はモトローラとIBMはPowerPCアーキテクチャの開発で別の道に分かれた。このG3プロセッサは、コンピュータと組み込みの両方の市場で広く使われ、IBMはその後の数年、750 ファミリーの進化を続行した。しかしモトローラはPowerPCのSoC とPowerPC 7400で組み込み市場にフォーカスし、それを第4世代PowerPC（G4）と呼んだ。このプロセッサはAltiVecとSIMDユニットを取り入れた。この "PowerPC G4" は1999年に登場し、AppleのMacintoshや、通信市場の色々な企業に使用された。

1998年に登場したPOWER3は、PowerPCとPOWER2のアーキテクチャを統合したが、IBMのRS/6000サーバーでしか使われなかった。

2000年にはPowerPC-ASアーキテクチャの最後の実装であるRS64-IVが登場し、AS/400とRS/6000で使用された。（これらのサーバーは、その後 eServer iSeries と eServer pSeries と改名され、更に Power Systemsに統合された。）IBMはまた、任天堂のゲーム機であるニンテンドーゲームキューブ用に、PowerPC 750CXeベースのGekkoを提供した。またIBMは実験的な64ビットPowerPCプロセッサであるRivinaを開発し、1GHzを超える最初のマイクロプロセッサとなった。

2001年にIBMは、PowerPC-ASとPOWER3を統合し置き換えるPOWER4を発表した。

2002年にアップルは新しいハイエンドのPowerPCを強く要望し、IBMに64ビットのPowerPC 970を開発させた。アップルはこれを第5世代PowerPC（G5）と呼んだ。PowerPC 970はPOWER4から派生し、いくつかのサーバー用機能が外されたが、AltiVecと互換性のあるIBM独自のVMX拡張命令ユニット持っていた。PowerPC 970とその後継は、アップルやIBMやいくつかのハイエンドの組み込みアプリケーションで使われた。

2003年にはTundraがモトローラから、マイクロコントローラのPowerPC 100ファミリーを買収した。また2003年には、CulturecomがIBMから、V-Dragon プロセッサに関するPowerPCテクノロジーのライセンスを取得した。2004年にはモトローラが半導体部門を、新会社であるフリースケール・セミコンダクタに分離した。

2004年にIBMから発表されたPOWER5は、POWER4の進化版であった。2005年には改良版のPOWER5+が登場し、PowerPC仕様書はv.2.01に更新され[2]、更に v.2.02 に更新された[3]。また2004年には、AMCCがIBMから、PowerPC 400ファミリーに関する知的財産権のライセンスとスタッフを取得した[4]。モトローラはフリースケールとなったが、PowerPCファミリーのe200、e300、e500、e600、そして将来の64ビットのe700を発表した。同年には、IBMと15の他の会社により、Powerアーキテクチャに関する製品開発を推進する使命を持った組織である、Power.orgが設立された。その目的はPowerアーキテクチャテクノロジーの開発、実現、および推進である[5]。

2005年には、IBM、ソニー、東芝の共同開発4年目にてCellプロセッサの仕様書がリリースされた[6]。この第一の用途はPlayStation 3である。Cellは1つの64ビットのPowerアーキテクチャコアと、SPEsと呼ばれる8つの独立したSIMDを持つ。IBMはまた、マイクロソフトのXbox 360用に3コアの64ビットプロセッサであるXenon-processorを提供した。任天堂も前世代に引き続き32ビットのPowerPCベースとなるBroadwayプロセッサをWiiに採用したため、奇しくも第7世代のゲーム機の3つ全てがIBMのPowerアーキテクチャプロセッサを採用することになった。なお、PlayStationシリーズおよびXboxシリーズは次の第8世代、任天堂も第9世代には他アーキテクチャへ移行しており、現代ではPowerアーキテクチャを採用したゲーム機は存在しない。

2007年3月にIBMは、ハイエンドのマイクロプロセッサで5.0GHzまでスピードアップでき、POWER5より倍の性能を持つPOWER6を発表した。POWER6はPOWERシリーズにVMX(Vector Multimedia Extension)拡張命令ユニットと、DFU（10進数演算をサポートするFPU）を追加した[7]。

2010年2月8日に POWER7 を発表。 Vector Scalar Extension (VSX)拡張命令ユニット追加[8]、プロセスルール45nm[9]。

2012年10月に POWER7+ を発表。プロセスルール32nm。

2014年4月に POWER8 を発表。プロセスルール22nm。

2017年12月にPOWER9を発表。プロセスルール14nm。FinFET SOI

2019年8月にPOWER9 Advanced I/Oを発表[10]。

2022年2月にPOWER10を発表。プロセスルール7nm[11]。

実装例

[編集]

プロセッサ

[編集]

システム

[編集]

オペレーティングシステム

[編集]

Power Architecture版が現在存在する、あるいは過去に存在したオペレーティングシステムには以下がある。

脚注

[編集]
  1. ^ “PowerPC Book E v.1.0”. IBM (2002年5月7日). 2007年3月16日閲覧。
  2. ^ “PowerPC Architecture Book”. IBM (2003年12月10日). 2007年3月16日閲覧。
  3. ^ “PowerPC Architecture Book, Version 2.02”. IBM (2005年2月24日). 2007年3月16日閲覧。
  4. ^ “AMCC and Power Architecture technology”. IBM. 2008年2月24日閲覧。
  5. ^ “Power.org initiative to advance community of electronics innovation”. Power.org (2004年12月2日). 2008年2月24日閲覧。
  6. ^ “Cell BE Architecture v.1.0”. IBM (2006年3月10日). 2007年3月16日閲覧。
  7. ^ Eisen, L.; Ward, J. W.; Tast, H.-W.; Mading, N.; Leenstra, J.; Mueller, S. M.; Jacobi, C.; Preiss, J. et al. (2007-11). “IBM POWER6 accelerators: VMX and DFU”. IBM Journal of Research and Development 51 (6): 1–21. doi:10.1147/rd.516.0663. ISSN 0018-8646. https://ieeexplore.ieee.org/document/5388626. 
  8. ^ “Support for POWER7 processors” (英語). www.ibm.com (2014年4月7日). 2022年4月14日閲覧。
  9. ^ Boersma, Maarten; Kroner, Michael; Layer, Christophe; Leber, Petra; Muller, Silvia M.; Schelm, Kerstin (2011-07). “The POWER7 Binary Floating-Point Unit”. 2011 IEEE 20th Symposium on Computer Arithmetic: 87–91. doi:10.1109/ARITH.2011.21. https://ieeexplore.ieee.org/document/5992113. 
  10. ^ servethehome (2019年8月19日). “IBM Power9 Advanced IO at Hot Chips 31” (英語). ServeTheHome. 2022年4月14日閲覧。
  11. ^ Rao, Rahul M.; Gonzalez, Christopher; Fluhr, Eric; Mathews, Abraham; Bianchi, Andrew; Dreps, Daniel; Wolpert, David; Lai, Eric et al. (2022-02). “POWER10™: A 16-Core SMT8 Server Processor With 2TB/s Off-Chip Bandwidth in 7nm Technology”. 2022 IEEE International Solid- State Circuits Conference (ISSCC) 65: 48–50. doi:10.1109/ISSCC42614.2022.9731594. https://ieeexplore.ieee.org/document/9731594. 
  12. ^ “Introducing Zaius, Google and Rackspace’s open server running IBM POWER9” (英語). Google Cloud Blog. 2021年3月13日閲覧。
  13. ^ a b c 現在はPower Architecture版の対応中止
  14. ^ a b c オペレーティングシステムが開発中止

外部リンク

[編集]
CISC
過去
現行
RISC
過去
現行
「https://ja.wikipedia.org/w/index.php?title=Power_Architecture&oldid=89814354」から取得