榎本忠儀

出典: フリー百科事典『ウィキペディア(Wikipedia)』
ナビゲーションに移動 検索に移動

榎本 忠儀(えのもと ただよし、1943年 - )は日本の電子工学者、教育者[1][2]。米国オハイオ州立大学博士(Doctor of Philosophy)。(株)日本電気(NEC)中央研究所部長、中央大学理工学部教授を経て、2014年より中央大学名誉教授[3]

高速プロセッサ[4]、低電力メモリ[5]、機能メモリ[6]、等の半導体集積回路(LSI)の分野および高速に動画像符号化[7]するアルゴリズムの分野で多くの実績をあげた[8]。特に、将来のディジタル化に向け、実時間で動画像を符号化する動画像符号化プロセッサ(Video Signal Processor;VSP)[9][10][11][12]の開発に世界で初めて成功し、実用化したこと(1987年)並びに動画像符号化に必須な基本技術である「並列パイプライン符号化処理方式」[12]を発明[13]したこと(1995年)が注目される。これらの先駆的研究は動画像ディジタル通信の基盤を構築すると共に、今日のスマートフォン4Kテレビ・8Kスーパーハイビジョンを始めとするディジタルシステムの普及と発展に貢献した[10][12]

大容量機能メモリ[14]の研究によりIEEE Journal of Solid-State Circuitsの最優秀論文賞(Best Paper Award)(1992年) [15]を、動画像符号化プロセッサの開発と実用化[10][12]により電子情報通信学会の業績賞(1996年)[16]を、受賞した。また、上記の実績が高く評価され、IEEEフェロー(米国電気電子学会フェロー)[17]の称号(1998年)が、電子情報通信学会フェロー[18]の称号(2001年)が、授与された。

経歴[編集]

  • 学歴[1]
    • 1968年 日本大学 理工学部 電気工学科 卒業、学士号 取得
    • 1970年〜1975年 オハイオ州立大学 (Ohio State University; OSU) より奨学金 (4-year Ohio State University Fellowship) を得て、(株)日本電気 (NEC) 在籍のまま、同大学 大学院へ留学
    • 1972年 オハイオ州立大学 大学院 修士課程 (電子工学専攻) 卒業、Master of Science (M. Sc) (修士号) 取得
    • 1975年 オハイオ州立大学 大学院 博士課程 (電子工学専攻) 卒業、Doctor of Philosophy (Ph. D) (博士号) 取得 学位論文(Dissertation) “Photoconductance and luminescence in zinc-sulfide due to infrared stimulation”[19]
  • 職歴[1]
    • 1961年〜現在 通商産業省 電気主任技術者 第参種 (電験3種)
    • 1968年〜1975年 (株)日本電気 私設通信事業部 電話交換機の設計担当
    • 1971年〜1975年 オハイオ州立大学 大学院 Research Associate (研究員)
    • 1975年〜1980年 (株)日本電気 中央研究所 電子デバイス研究部 研究員
    • 1980年〜1984年 (株)日本電気 中央研究所 電子デバイス研究部 主任
    • 1984年〜1986年 (株)日本電気 マイクロエレクトロニクス研究所 集積回路研究部 課長
    • 1986年〜1992年 (株)日本電気 マイクロエレクトロニクス研究所 システムULSI研究部 部長
    • 1992年〜2014年 中央大学 理工学部 情報工学科 教授
    • 1993年〜2014年 中央大学 大学院 理工学研究科 教授
    • 1998年〜2012年 日本大学 大学院 理工学研究科 非常勤講師
    • 1998年〜2012年 IEEE Fellow (米国電気電子学会 フェロー)[17]
    • 2001年〜2013年 電子情報通信学会 フェロー[18]
    • 2008年〜2012年 最高裁判所 知的財産高等裁判所 専門委員
    • 2012年〜現在 IEEE Life Fellow (米国電気電子学会 終身フェロー)
    • 2013年〜現在 電子情報通信学会 終身フェロー
    • 2014年〜現在 中央大学 名誉教授[3]

研究業績[編集]

  • 動画像符号化プロセッサとアルゴリズム
    • プログラム方式プロセッサ

1987年、動画像符号化プロセッサ(Video Signal Processor; VSP) [9][10][12]を世界に先駆けて開発し、その実用化に成功した。VSPは動画像を実時間で符号化・復号化するプロセッサで、今日の4K・8Kテレビ放送や移動通信システム(スマートフォーン、等)に必須のデバイスである。本VSPはProgrammable VSP(P-VSP)と呼ばれ、様々な規格、方式、応用に対応するため、プログラム方式[20]が採用されている。また、 P-VSP[21]には多様な符号化処理に必要な回路がフル搭載されている[11]。本P-VSPは予測符号化を処理する3段パイプライン加算系ユニットおよび変換符号化を処理する2段パイプライン積和系ユニットで構成されている。パイプラインの1段目は絶対値演算機能付きALU(米国特許 第4,849,921号)[22]、(カナダ特許第1,257,003号)[23]、乗算回路、正規化回路、2段目は累算回路、シフタ、3段目は最小値検出回路で構成される。さらにデータメモリ(RAMROM)、等も搭載されている。12個のP-VSPを搭載したモジュール[24]を3台用いてビデオ信号処理プロセッサシステム[25]を構築した(1987年)。本システムを14.3 MHzで動作させると、H.261に準拠するテレビ会議用CIF画像を実時間処理できる。P-VSPの発表を機会に多数の企業がVSP開発に参入し、ディジタルマルチメディア時代[12]が始まった。

    • 機能回路フル搭載プロセッサ

1989年、変換符号化に必須な畳み込み演算を効率よく処理するため、SSSP(Super high Speed Signal Processor)[26]を開発した。本SSSPの開発に当たり、冗長二進数高速積和演算回路(米国特許 第4,985,861号)[27][28]を発明し、3次のブースデコーダを用いた乗算回路や微細Bi-CMOSプロセス技術を採用した。この結果、本SSSPは当時の世界最高速度(200MHz)[29]で動作することに成功した。1991年、動画像符号化処理に必要な回路をフル搭載したS-VSP](Super-high-speed VSP)[30]を開発した。上述のSSSP、PLLクロックドライバ、ダブルバッファ方式の2ポート画像メモリ、等を搭載することにより、大量画像データの高速ベクトル演算を可能にし、250MHz動作[31] を達成した。本S-VSPを2個もちると、上述のビデオ信号処理プロセッサシステム[25]が構築できる。

    • 並列・パイプラインプロセッサ

動画像符号化は画素ブロック(m画素×n画素)毎に処理される。従来の符号化は、1個の画素ブロックに対して、まず予測符号化を施し、次に変換符号化を施していた。時系列プロセスなので、処理に時間が長かった。これを解決するために、1個の画素ブロックに予測符号化を施している時、これと並列に1個前の画素ブロックに変換符号化を施し、かつそれぞれの処理をパイプライン化するブロック単位の「並列・パイプライン符号化処理方式」(米国特許 第5,394,189号)(1995年) [13] (特開平05-300494)[32]を開発し、VSP3(Video Signal Parallel Pipeline Processor)に適用した(1993年)[33]。本方式はVSPを構築する上で避けることができない基本特許であり、業界標準技術として広く定着している。本方式の導入により、VSP3の符号化処理時間は大幅に短縮され、動作速度は大幅(300MHz)に高速化された。[34][35]。なお、VSP3を1個で、前出のビデオ信号処理プロセッサシステム[25]が構築できる。

    • 動きベクトル検出アルゴリズム

「全探索法」による動きベクトル検出の課題を解決するため、最適動きベクトルが検出された時点で探索を自動的に停止させ、VSPを高速化する「中断法」(特開平10-271514)(1998年)[36]を世界で初めて開発し、MPEG-2対応のVSP[7]に適用した。中断法は探索処理を停止すると同時に、電源も停止できるので、VSPの低電力化に有効である。中断法は2000年代初頭に国内各社が開発した携帯TV電話向けVSPに採用され、VSPの急速な普及に貢献した。対象画素ブロックに対して本中断法を複数回繰り返す「多重中断法」(2007年)[37]を開発することにより、動きベクトル検出をさらに高速化した。「動的電圧・周波数スケーリング方式 (Dynamic Voltage and Frequency Scaling Technique; DVFST)」を有効活用できる「適応的中断条件算出法」(特開2005-130424)(2005年)[38]を発明し、低消費電力VSP[39][40]を開発した。4K、8Kテレビ放送に向けVSPを超高速化するために、探索ポイント数を極限まで削減した「高速サブサンプリング法」(2009年)[41]を開発した。さらに本アルゴリズムを改良した「帯状探索窓法」(特開2013-026966)(2013年)[42]および多入力差分絶対値和回路[43]を開発した。帯状探索窓法は、処理測度を「全探索法」の約400倍に高速化し、回路の消費電力を全探索法の1/16,000に削減した。さらに、処理測度を帯状探索窓法より約2倍高速化した「額縁形探索窓法」(2013年) [44]も開発した。

  • ZnSの発光と伝導

予め紫外線を照射した極低温の硫化亜鉛(ZnS)結晶に赤外線を照射すると、ZnS結晶が光(ルミネセンス)を発する[45]と同時にZnS結晶中に電流が流れること[46]を初めて明らかにした。さらに各種不純物センターの詳細なエネルギー準位[47]も明らかにした。発光量の諸特性(赤外線特性、温度特性、過渡・減衰特性)と電流量の諸特性がほぼ一致することから、発光と電流のメカニズムを次のように説明できる。極低温ZnS結晶に紫外線を照射すると、電子が不純物センターに捕獲される。次に、紫外線照射を止め、赤外線を照射すると、捕獲された電子は伝導帯へ励起され、電界により移動する。移動の過程で電子の一部は再結合により発光し、他は電流を流すことに寄与する[19]。これより、(a) 発光と電流は同一不純物センターに起因する[45][46]、(b) 不純物センターは浅いエネルギー準位(0.033 eV)、中間のエネルギー準位(0.25〜0.42 eV)、深いエネルギー準位(0.84〜2.15 eV)に存在する[46][47]、等を明らかにした。

  • アナログ集積回路(LSI)

1975年よりSi半導体集積回路(LSI)の研究に従事する。まず、MOSFETを用いたアナログMOS-LSIの開発に着手した。代表的なLSIとして、学習機能を持つ世界初の集積化アナログ自動等化器(1982年)[48]がある。線形自動等化器非線形自動等化器に応用された。学習機能は重み係数を適応的に更新する機能で、エコーキャンセラー、ニューラルネットワーク、等に必須の機能である。MOSFETの微細化・縮小化による回路への効果や影響を定量化するため、MOS演算増幅器(1982年)[49]を基本に 「アナログMOS回路の比例縮小則(スケーリングルール)」を確立した(1983年)[50]。これよりアナログMOS回路の諸特性(スルーレート、開ループ利得、等)が飛躍的に向上することが示された。電荷結合素子(CCD)を搭載したアナログMOS-LSIとして、多数の浮遊電極型タップを実装したCCD遅延線(1979年)(日本国特許1309909、1349893)、本遅延線を実装した二次元逆フィルター(1979年)および最小位相非巡回型フィルタ(1979年)、新たに開発した二重分割電極(double- split-electrode)型CCDを搭載した音声チャネルフィルタ(1980年)[51](日本国特許1377077)、 非巡回形マツチドフイルタ(日本国特許1496458、1508158)(1981年)、等がある。さらにスイッチトキャパシタ(SC)を搭載したアナログMOS-LSIとして、アナログ遅延線(1982年)、オフセットエラーキャンセラー(1983年)、4象限アナログ乗算回路(1985年)[52]、等がある。

  • 3次元集積回路(3D-IC)製造技術

代表的なLSI製造技術としてELVIC(Elemental Level Vertically Integrated Circuit)[53][54][55]と呼ぶ三次元デバイス(3D-IC)製造技術(米国特許 第4,612,083号)(1984年)[56]、(欧州特許 第016815B1号)(1992年)[57]、(日本国特許1760133)(1993年)、(日本国特許1899777)(1995年)の開発がある。ELVIC技術はLSIチップを三次元的に積層する技術および積層されるLSIチップの表面と底面を導通する垂直配線を形成する技術からなる。後者はチップを上下に貫通するビアホールを形成するエッチング工程とビアホールに垂直配線を埋め込む工程からなる。本ELVIC技術は無線ICタグチップ(ミューチップ)、等の両面電極を形成するために不可避な技術として現在も広く利用されている。他の3D-IC技術として、絶縁膜上に単結晶Si層を生成するSOI(Silicon on Insulator)基板形成技術[58]、SOI基板を用いてICを製造する技術(日本国特許1496467)(1989年)、等がある。

  • ディジタル集積回路(LSI)

ディジタルCMOS-LSIの研究として、スーパーコンピュータ用として世界に先駆けて開発した「ベクトルパイプラインプロセッサ」(1991年)[59]、誤字・脱字を含む単語の検索が可能な「辞書検索プロセッサ」(1990年)[60]、動画像処理に必須な積和演算を効率よく演算[61]する「多入力演算器」(特開平10-269197)(1998年)[62]、レジスタアレイを駆動 [63] するクロックドライバの「電力削減方法」(特開2003-162558)(2003年)[64]、LSIのリーク電流を低減[5]する「自己制御電圧レベル変換回路」(特開2002-288984)(2002年)[65]、ブロック単位の並列・パイプライン処理符号化方式[13][32]を採用した「超高速動画像符号化プロセッサ」(1993年)[66]、「高速差分絶対値和回路」(2003年)[67]、「浮動小数点除算回路」(2003年)[68]、「平方根回路」(2006年)[69]、 動的電圧・周波数スケーリング法を適用した初の「動画像符号化プロセッサ」(2013年)[70]、自己制御電圧レベル変換回路[5]を適用することにより、読み・書きマージンを向上させた「低リーク電流SRAM」(2019年)[71]、等の開発がある。主なGaAs-MESFET-LSIの研究として、「PLLクロック発生器」(1994年)[72]、「フリップフロップ(D-FF)」(1997年)[73][74]、「超高速加算回路」(1999年)[75][76]、「DC/DCレベルコンバータ」・「レジスタファイル」・「SRAM」(2000年) [76][77]、等の開発がある。

著書[編集]

単著[編集]

共著[編集]

  • 古川静二郎 (編著)、『SOI構造形成技術』産業図書、1987年10月23日、ISBN 978-4-7828-5625-3(分担箇所:第8.1節「張り付け法による各種LSI形成技術」、pp.193-203)。
  • 電子情報通信学会 (編)、堀口勝治 (編著)、『ULSI設計技術』コロナ社、1993年8月20日、ISBN 978-4-88552-116-4(分担箇所:第5章「DSP設計技術」、pp.139-185)。
  • 電子情報通信学会 (編)、『電子情報通信ハンドブック』オーム社、1998年11月、ISBN 978-4-274-03514-2、(分担箇所:6.2編「高速化技術、パイプライン処理 (集積回路の)」、pp. 684-685 および6.5編、「信号・データ処理LSI、概要、動画像処理用DSP、最近の動画像圧縮 (符号化) LSI技術」、pp.721-731)。
  • 映像情報メディア学会 (編)、『映像情報メディア工学大事典』オーム社、2010年6月15日、ISBN 978-4274208690 (分担箇所:技術編、第4部門、画像半導体技術、第1章「概要 動画像符号化プロセッサの歴史と将来展望」、pp. 258-269)。

代表的な論文[編集]

  • 光誘起伝導
    • [01] “Relation between IR Induced Photo-conductivity and IR Stimulated Luminescence in ZnS”, Solid-State Electrics,Pergamon Press, vol. 19, no. 10, pp. 883-890, Oct. 1976.[46]
  • 集積回路製造技術
    • [02] “Fabrication process, experimental results and application for an elemental level vertically integrated circuit (ELVIC)”, Material Research Society, J. of Materials Research, vol. 1, no. 4, pp. 552-559, Aug. 1986.
  • アナログ集積回路
    • [03]「集積化アナログ自動等化器」、電子情報通信学会、論文誌、vol. J65-C、no. 11、pp. 937-944、1982年11月。
    • [04] “Single-chip adaptive transversal filter IC employing switched capacitor technology”, IEEE, J. of Selected Areas in Communications, SAC-2, no. 2, pp. 324-333, Mar. 1984.
  • ディジタル集積回路
    • [05] “A 200-MHz 16-bit super high-speed signal processor (SSSP) LSI”, IEEE, J. of Solid-State Circuits, vol. SC-24, no. 6, pp.1668-1674, Dec. 1989.
    • [06] “A 200-MFLOPS 100-MHz 64-b BiCMOS vector-pipelined processor (VPP) ULSI”, IEEE, J. of Solid-State Circuits, vol. SC-26 no. 12, pp. 1885-1893, Dec. 1991.
    • [07] “A 2K-word dictionary search processor (DISP) LSI with an approximate word search capability”, IEEE, Jour. of Solide-State Circuits, vol. 27, no. 6, pp. 883-891, June 1992.
  • 動画像符号化プロセッサ
    • [08] “A micro programmable realtime video signal processor (VSP) LSI”, IEEE, J. of Solid-State Circuits, vol. SC-22, no. 6, pp. 1117-1123, Dec. 1987.
    • [09] “A micro programmable real-time video signal processor (VSP) for motion compensation”, IEEE, J. of Solid-State Circuits, vol. SC-23, no. 4, pp. 907-915, Aug. 1988.
    • [10] “250-MHz BiCMOS super-high-speed video signal processor (S-VSP) ULSI”, IEEE, J. of Solid-State Circuits, vol. SC-26, no. 12, pp. 1876-1884, Dec. 1991.
    • [11] “A 300-MHz 16-b BiCMOS video signal processor”, IEEE, Jour. of Solid-State Circuits, vol. 28, no. 12, pp. 1321-1330, Dec. 1993.
    • [12] “(Invited Paper) High-throughput technologies for video signal processor (VSP) LSIs”, IEICE, Tran. on Electronics, vol. E79-C, no. 4, pp. 459 - 471, April 1996.
    • [13]「(招待論文) 動画像符号化プロセッサの歴史と将来展望」電子情報通信学会、論文誌(エレクトロニクス)、vol. J92-C、no. 8、エレクトロニクスソサイエティ和文論文誌500号記念論文特集、pp. 477-487、2009年8月。[12]
  • 動画像符号化アルゴリズム
    • [14] “Fast motion estimation algorithm and low power CMOS motion estimator for MPEG encoding”, IEICE, Tran. on Electronics, vol. E86-C, no. 4, pp. 535 - 545, April 2003.
    • [15] “A multiple block-matching Step (MBS) algorithm for H.26x/MPEG4 motion estimation and a low-power CMOS absolute differential accumulator circuit”, IEICE, Tran. on Electronics, vol. E90-C, no. 4, pp. 718-726, April 2007.
    • [16] “Stick-Shaped Window Search (SSWS)” Block Matching Algorithm for Motion Vector Estimation”, Proc. of 2010 IEEE Int. Conference on Signal Processing (ICSP’2010), pp. 1117-1120, Beijing, China, Oct. 2010.
    • [17] “A low power multimedia processor implementing dynamic voltage and frequency scaling technique and fast motion estimation algorithm called “adaptively assigned breaking-off condition (A2BC)”, IEICE, Tran. on Electronics, vol. E96-C, no. 4, pp. 424-432, April 2013.
  • 集積回路の低電力化技術
    • [18] “A self-controllable voltage level (SVL) circuit and its low-power, high-speed CMOS circuit applications”, IEEE, Jour. of Solid-State Circuits, Vol. 38, no. 7, pp. 1220 - 1226, July 2003.
    • [19] “Clock driver design for low-power high-speed 90-nm CMOS register array”, IEICE, Tran. on Electronics, vol. E91-C, no. 4, pp. 553-561, April 2008.
    • [20] “Low dynamic power and low leakage power techniques for CMOS square-root circuit”, IEICE, Tran. on Electronics, vol. E92-C, no. 4, pp. 409-416, April 2009.
    • [21] “Development of a low standby power six-transistor CMOS SRAM employing a single power supply”, IEICE, Tran. on Electronics, vol. E101-C, no. 10, pp. 822-830, Oct. 2018.
    • [22] “Low Standby Power CMOS Delay Flip-flop with Data Retention Capability”, Proc. of 2019 IEEE Asia and South Pacific Design Automation Conference (ASP-DAC’2019), Design Contest, 1A-11, pp. 21-22, Tokyo, Japan, Jan. 2019.

他の英文論文[84][85][86]、他の和文論文[87][88][89]、他の英文・和文論文[90]、他の英文・和文論文・研究会・全国大会の論文[91] [92]、研究会の論文[93]

代表的な特許[編集]

  • アナログ集積回路
  • 集積回路の低消費電力化技術

他の外国特許[94]、他の国内特許[94][95][96]

受賞・表彰[編集]

日本国外[編集]

  • “4-year Ohio State University Fellowship”[1], Oct. 1970〜Sept. 1974, Ohio State University.
  • “1992 IEEE Journal of Solid-State Circuits Best Paper Award”[97] for a paper “A 2K-word Dictionary Search Processor (DISP) LSI with an Approximate Word Search Capability” (2003年)[98], Feb. 1993, IEEE Solid-State Circuits Council.
  • “IEEE Fellow”[99] for “Contributions to the Development of Integrated Circuits for Multimedia”, Jan. 1998, IEEE.
  • “2006 IEEE Asia and South Pacific Design Automation Conference (ASP-DAC) Best Design Award (Special Feature Award)”[100] for a paper “A Low Dynamic Power and Low Leakage Power 90nm CMOS Square-Root Circuit” (2006年)[101], Jan. 2006, IEEE ASP-DAC, University LSI Design Contest.
  • “IEEE Life Fellow”[1] in “Recognition of the Many Years of Loyal Membership and Support of the Activities of IEEE”, Jan. 2012年, IEEE.

日本国内[編集]

  • 『第33回 電子情報通信学会 業績賞』[102]「動画像符号化プロセッサの開発」[10]、1996年、電子情報通信学会
  • 『電子情報通信学会 フェロ−』[103]「動画像符号化プロセッサLSIの先駆的研究」[10]、2001年09月、電子情報通信学会。
  • 『第8回 システムLSIワークショップ 最優秀ポスター賞』「低リーク電流SRAMの開発」[104]、2004年11月、電子情報通信学会、集積回路専門委員会。
  • 『LSI IPデザイン・アワード研究助成賞』「自己制御電圧レベル変換回路の開発」[5]、2005年、IPアワード運営委員会。
  • 『平成17年 第21回 テレコムシステム技術賞 (入賞)』[105]「(著書) 画像LSIシステム設計技術」[83]、2006年3月、電気通信普及財団

メディア報道[編集]

  • [1]「多彩な動画像処理を実時間(リアルタイム)で実現できるマイクロプログラマブル動画像処理プロセッサLSIを世界に先駆けて開発」(1897年2月28日)[106]、日本経済新聞(2月28日・7面)、電波新聞(2/28・6)、電気新聞(3/06・5)、日刊工業新聞(2/28・11)、日本工業新聞(2/28・1)、化学工業新聞(3/02・5)、日経データプロ・マイコン速報版(3月・pp. 5-6)、日経エレクトロニクス(5/4・pp. 117-122)
  • [2] 「動画像を高速処理する並列プロセッサシステムの開発 -超大型電算機に匹敵-」(1987年11月18日)[107]、日経産業新聞(11月18日)
  • [3] 「従来より1,000倍速い超高速LAN用情報検索プロセッサLSの開発に成功」(1988年5月21) [108]、朝日新聞(5月21日)
  • [4] 「世界最高速 (200MHz) のディジタル信号処理プロセッサLSIの開発に成功」(1989年2月15日)[109]、産経新聞(2月15日・3面)、日本経済新聞(2/15・8)、日経産業新聞(2/15・5)、電波新聞(2/15・1)、日刊工業新聞(2/15・8)、日本工業新聞(2/15・5、2/27・7)
  • [5] 「160キロビット連想メモリを搭載した辞書検索プロセッサ (DISP) の開発に成功」(1990年2月16日)[110]、毎日新聞(2月16日・1面)、産経新聞(2/16・1)、日経産業新聞(2/16・4)、電波新聞(2/16・6)、電気新聞(2/16)、日刊工業新聞(2/16・11)、日本工業新聞(2/16・1)、東京タイムズ(2/16)、日経データプロ・マイコン速報版(3月・p. 3)、電子情報通信学会誌(4月・p. 441)
  • [6] 「世界最高速 (5n秒) 1Mbit ECL Bi-CMOS SRAMの開発に成功」(1990年2月16日)[111]、日経産業新聞(2月16日・4面)、産経新聞(2/16)、電波新聞(2/16・6、電気新聞(2/16・6)、日刊工業新聞(2/12・7、2/16・11)、電子情報通信学会誌(4月・p. 440)
  • [7] 「世界最高速 (250MHz) のビデオ信号処理プロセッサLSIの開発に成功」(1991年2月13日)[112]、日経産業新聞(2月18日)、産経新聞(2月18日・9面)、電波新聞(2/13・8)、日刊工業新聞(2/13・11)、日本工業新聞(2/13・5)、半導体産業新聞(3/13)、JAPAN TIMES(2/16)、Electronics Engineering TIMES(2/25)、Electronic World News(3/04)、日経エレクトロニクス(2/18・pp. 139-140)
  • [8] 「不動小数点演算 (毎秒2億回) が可能なスーパコンピュータ用ベクトルパイプライン処理プロセッサLSIの開発に世界で初めて成功」(1991年2月14日)[113]、朝日新聞(2月14日・3面)、東京新聞(2/14)、日本経済新聞(2/12・8、2/14・11、2/18・17)、日経産業新聞(2/14・1、2/14・5)、電波新聞(2/14・1)、電気新聞(2/14)、日刊工業新聞(2/14・9)、日本工業新聞(2/14・5、2/22・6)
  • [9] 「ブロック単位の並列・パイプライン処理符号化方式を採用した300MHz超高速動画像符号化処理プロセッサLSIの開発に世界で初めて成功」(1993年2月23日)[114]、電波新聞、電気新聞、日刊工業新聞、日本工業新聞

社会活動[編集]

  • 電子情報通信学会 (信学会)
    • エレクトロニクス研究グループ、運営委員会、委員 (1993年5月〜97年4月)
    • 集積回路研究専門委員会、幹事 (1987年5月〜91年4月)、副委員長 (91年5月〜93年4月)、委員長 (93年5月〜95年4月)、顧問 (95年5月〜現在)
    • 電子デバイス研究専門委員会、委員 (91年5月〜93年4月)、副委員長 (93年5月〜95年4月)、委員長 (95年5月〜97年4月)、顧問 (97年5月〜2002年4月)
    • 英文論文誌 (エレクトロニクス)、大会特集編集委員会、委員 (1988年4月号、88年10月号、89年10月号、90年4月号)
    • 和文論文誌 (エレクトロニクス)、小特集編集委員会、委員 (1989年2月号、89年5月号)
    • 英文論文誌 (エレクトロニクス)、小特集編集委員会、委員 (1991年4月号、91年11月号、92年11月号、93年5月号、93年11月号、94年5月号、94年11月号、95年7月号、96年5月号、96年7月号、97年12月号、98年5月号)、アドバイザー (2002年2月号)
    • 英文論文誌 (エレクトロニクス)、編集委員会、委員 (1991年5月〜95年4月)、アドバイザリー (93年5月〜97年4月)、顧問 (95年5月〜97年4月)
    • 英文論文誌 (エレクトロニクス)、小特集編集委員会、委員長
      • 「高性能ASICとカーエレクトロニクス」、1993年12月号[115]
      • 「マルチメディアに向けた低消費電力LSI技術」、1995年12月号[116]
      • 「LSIの低電圧・低消費電力化技術」、1996年12月号[117]
      • 「ディープサブミクロン時代のシステムLSIに向けた低電力、低リーク、低電圧及び高速化技術」、2009年4月号[118]

脚注[編集]

  1. ^ a b c d e 榎本忠儀 - reserchmap
  2. ^ Tadayoshi Enomoto - IEEE Xplore (英語)
  3. ^ a b 名誉教授 - 中央大学
  4. ^ A 200MFLOPS 100MHz 64b BiCMOS vector-pipelined-processor, Digest of 1991 IEEE Int. Solid-State Circuits Conference (ISSCC’91), pp. 256-257, Feb. 1991 (英語)
  5. ^ a b c d “A self-controllable-voltage-level (SVL) circuit for low-power, high-speed CMOS circuits”, Proc. of 2002 IEEE European Solid-State Circuits Conference (ESSCIRC’2002), C21.05, pp. 411-414, Sept. 2002 (英語)
  6. ^ 「機能メモリのアーキテクチャとその並列計算への応用:2. 集積回路技術からみた機能メモリの現状と展望」、情報処理学会誌、Vol. 32、No. 12、pp. 1239-1248、1991年12月
  7. ^ a b “Fast motion estimation algorithm and low-power CMOS motion estimation array LSI for MPEG-2 encoding”, Proc. of 1999 IEEE Int. Symp. on Circuits and Systems (ISCAS’99), vol. IV, pp. 203-206, May/June 1999 (英語)
  8. ^ 榎本忠儀 - J-GLOBAL
  9. ^ a b “A microprogrammable realtime video signal processor (VSP) LSI for motion compensation and vector quantization”, Proc. of 1987 IEEE Custom Integrated Circuits Conference (CICC’87), pp. 303-306, May 1987 (英語)
  10. ^ a b c d e f マルチメディアに向けた動画像プロセッサLSIの研究・開発 - 発見と発明のデジタル博物館
  11. ^ a b Tadayoshi Enomoto, “(Invited Paper) High-throughput technologies for video signal processor (VSP) LSIs”, IEICE Tran. on Electronics, Vol. E79-C, No. 4, pp. 459 - 471, April 1996 (英語)
  12. ^ a b c d e f g 榎本忠儀 「(招待論文) 動画像符号化プロセッサの歴史と将来展望」、電子情報通信学会論文誌、エレクトロニクスソサイエティ和文論文誌500号記念論文特集、Vol. J92-C、No. 8、pp. 477-487、2009年8月
  13. ^ a b c d (US Patent) “Motion picture coder and system for controlling the same” - Google Patents (英語)
  14. ^ “A 2K-word dictionary search processor (DISP) LSI with an approximate word search capability”, IEEE Journal of Solid-State Circuits, Vol. 27, No. 6, pp. 883-891, June 1992 (英語)
  15. ^ “Best Paper Award”
  16. ^ 第33回電子情報通信学会業績賞
  17. ^ a b 1998 New Fellows - IEEE JAPAN Council
  18. ^ a b 平成13年フェロー称号贈呈者 - 電気情報通信学会
  19. ^ a b “Photoconductance and Luminescence in Zinc-sulfide Due to Infrared Stimulation”, Ph. D. Dissertation, Ohio State University, pp. 1-162, Mar. 20, 1975 – WorldCat (英語)
  20. ^ “A micro programmable real-time video signal processor (VSP) for motion compensation”, IEEE J. of Solid-State Circuits, Vol. SC-23, No. 4, pp. 907-915, Aug. 1988 (英語)
  21. ^ “A micro programmable realtime video signal processor (VSP) LSI”, IEEE, J. of Solid-State Circuits, vol. SC-22, no. 6, pp. 1117-1123, Dec. 1987 (英語)
  22. ^ “Arithmetic Circuit for Calculating the Absolute Value of the Difference between a Pair of Input Signals” (英語)
  23. ^ “Arithmetic Circuit” - Google Patents (英語)
  24. ^ “Realtime video signal processor module”, Proc. of 1987 IEEE Int. Conference on Acoustics, Speech and Signal Processing (ICASSP’87), pp.1961-1964, Dallas, Texas, April 1987 (英語)
  25. ^ a b c “A real-time video signal processor suitable for motion picture coding applications”, IEEE, Tran. on Circuits and Systems,vol. CAS-36, no. 10, pp. 1259-1266, Oct. 1989 (英語)
  26. ^ “200MHz 16bit BiCMOS Signal Processor”, Digest of Tech. Paper, 1989 IEEE Int. Solid-State Circuits Conference (ISSCC’89), THPM12.8, pp. 172-173, 330, New York, NY, Feb. 1989 (英語)
  27. ^ 「冗長二進数高速積和演算回路」
  28. ^ “High speed digital signal processor for signed digit numbers” (英語)
  29. ^ “A 200-MHz 16-bit super high-speed signal processor (SSSP) LSI”, IEEE J. of Solid-State Circuits, Vol. SC-24, No. 6, pp.1668-1674, Dec. 1989 (英語)
  30. ^ “A 250MHz 16bit 1million Transistor BiCMOS Super High Speed Video Signal Processor”, Digest of Tech. Paper, 1991 IEEE Int. Solid-State Circuits Conference (ISSCC’91), FP15.4, pp. 254-255, 325, San Francisco, CA, Feb. 1991 (英語)
  31. ^ [ https://ieeexplore.ieee.org/document/104179 “250-MHz BiCMOS super-high-speed video signal processor (S-VSP) ULSI”, IEEE J. of Solid-State Circuits, Vol. SC-26, No. 12, pp. 1876-1884, Dec. 1991] (英語)
  32. ^ a b c 「(特許) 動画像符号化器とその制御方式」 - Google Patents
  33. ^ “A 300MHz 16bit BiCMOS Video Signal Processor”, Digest of Tech. Paper, 1993 IEEE Int. Solid-State Circuits Conference (ISSCC’93), WP2.6, pp. 37-38, 258, San Francisco, CA, Feb. 1993 (英語)
  34. ^ “A 300MHz, 16bit, Programmable Video Signal Processor ULSI for a Single Chip Teleconferencing Systems”, Proc. of 1993 IEEE European Solid-State Circuits Conference (ESSCIRC’93), pp. 94-97, Seville, Spain, Sept. 1993 (英語)
  35. ^ “A 300-MHz, 16-b, BiCMOS video signal processor”, IEEE Jour. of Solid-State Circuits, Vol. 28, No. 12, pp. 1321-1330, Dec. 1993 (英語)
  36. ^ a b 「(特許) 動画像情報の信号処理方法及びその装置」 - Google Patents
  37. ^ “A Multiple block-matching step (MBS) algorithm for H.26x/MPEG4 motion estimation and a low-power CMOS absolute differential accumulator circuit”,IEICE Tran. on Electronics, vol. E90-C, no. 4, pp. 718-726, April 2007 (英語)
  38. ^ a b 「(特許) 動画像情報の信号処理方法」 - Google Patents
  39. ^ “A low power 90-nm CMOS motion estimation processor implementing dynamic voltage and frequency scaling (DVFS) and fast motion estimation algorithm”, Proc. of 2008 IEEE Int. Symp. on Circuits and Systems (ISCAS’2008), B3L-B.2, pp. 1672-1675, May 2008 (英語)
  40. ^ “A low power multimedia processor implementing dynamic voltage and frequency scaling technique”, Proc. of 2013 IEEE Asia and South Pacific Design Automation Conference (ASP-DAC’2013), Design Contest, 1D-3, pp.75-76, Jan. 2013(英語)
  41. ^ “Fast sub-sampling block matching algorithm employing adaptively assigned sizes and locations of search windows”, Proc. of 2009 IEEE Int. Symp. on Circuits and Systems (ISCAS’2009), B3L-F4, pp. 1653-1656, May 2009 (英語)
  42. ^ a b 「(特許)ブロックマッチング処理回路およびブロックマッチング処理方法」 - Google Patents
  43. ^ “Stick-shaped window search (SSWS)” block matching algorithm for motion vector estimation”, Proc. of 2010 IEEE Int. Conference on Signal Processing (ICSP’2010), pp. 1117-1120, Beijing, China, Oct. 2010 (英語)
  44. ^ “額縁形探索窓”を採用した8K-UHDTV向け速超高速動きベクトル検出アルゴリズム"、信学技報、ICD-2013-75、pp. 23-28、2013年10月7日
  45. ^ a b “Long‐wavelength infrared stimulation of luminescence in ZnS”, Phys. Stat. Sol. (a), Vol. 32, pp. 269-278, Nov. 16, 1975 (英語)
  46. ^ a b c d “Relations between IR induced photoconductivity and IR stimulated luminescence in ZnS”, Solid-State Electrics,Pergamon Press, Vol. 19, No. 10, pp. 883-890, Oct. 1976 (英語)
  47. ^ a b “Investigation on trap distribution and photoelectronic effect due to UV, IR and visible light excitation in self-activated ZnS crystals”, Journal of Physics and Chemistry of Solids, Pergamon Press, Vol. 38, No. 3, pp. 247-253, 1977 (英語)
  48. ^ “Adaptive equalizer for wideband digital communication networks”, Digest of 1982 IEEE Int. Solid-State Circuits Conference (ISSCC’82), pp. 150-151, Feb. 1982 (英語)
  49. ^ MOS演算増幅器 (英語)
  50. ^ “Design, fabrication, and performance of scaled analog ICs”, IEEE Journal of Solid-State Circuits, Vol. SC-18, No. 4, pp. 395-402, Aug. 1983 (英語)
  51. ^ “Monolithic minimum phase CCD channel filter for a PCM codec employing overlapping-double-split-electrode technique”, IEEE Trans. on Circuits and Systems, Vol. CAS-27, No. 6, pp. 457-463, June 1980 (英語)
  52. ^ “Integrated MOS four-quadrant analog multiplier using switched capacitor technology for analog signal processer ICs”, IEEE Journal of Solid-State Circuits, Vol. SC-20, No. 4, pp.852-859, Aug. 1985 (英語)
  53. ^ “Promising new fabrication process developed for stacked LSI’s”, Proc. of 1984 IEEE Int. Electron Devices Meeting (IEDM’84), pp. 816-819, Dec. 1984 (英語)
  54. ^ “(Invited Talk) Fabrication Process, Application and Future for an Elemental Level Vertically Integrated Circuits (ELVIC)”, Proc. of 1985 Fall Meeting of Material Research Society (MRS’85), vol. 53, pp. 383-393, Boston, MA, Dec. 1985(英語)
  55. ^ “Fabrication process, experimental results and application for an elemental level vertically integrated circuit (ELVIC)”, J. of Materials Research,Material Research Society, Vol. 1, No. 4, pp. 552-559, July/Aug. 1986 (英語)
  56. ^ a b “(US Patent) Process of fabricating three-dimensional semiconductor device” - Google Patents (英語)
  57. ^ “(Europian Patent) Process of fabricating three-dimensional semiconductor device” - (英語)
  58. ^ “Influence of the SOI surface morphology on crystal orientation and device characteristics”, Procs. of 1987 Fall Meeting of the Material Research Society (MRS’87), Boston, Material Research Society, (Mat. Res. Soc. Symp Proc.,) vol. 107, pp. 409-414, Dec. 1987 (英語)
  59. ^ A 200MFLOPS 100MHz 64b BiCMOS vector-pipelined-processor, Digest of 1991 IEEE Int. Solid-State Circuits Conference (ISSCC’91), pp. 256-257, Feb. 1991 (英語)
  60. ^ “A 1.2-million transistor, 33 MHz, 20-bit dictionary search processor with a 160 kb CAM”, Digest 1982 IEEE Int. Solid-State Circuits Conference (ISSCC’90), pp. 254-255, Feb. 1991 (英語)
  61. ^ Fast motion estimation algorithm and low power CMOS motion estimator for MPEG encoding”, IEICE Tran. on Electronics, vol. E86-C, no. 4, pp. 535 - 545, April 2003 (英語)
  62. ^ a b (特許) 低消費電力半導体集積回路 - Google Patents
  63. ^ “Clock driver design for low-power high-speed 90-nm CMOS register array”, IEICE Tran. on Electronics, vol. E91-C, no. 4, pp. 553-561, April 2008 (英語)
  64. ^ a b (特許) 低消費電力半導体集積回路 - Google Patents
  65. ^ a b (特許) 低消費電力半導体集積回路 - astamuse Patents
  66. ^ A “300MHz 16bit programmable video signal processor ULSI for a single chip teleconferencing systems”, Proc. of 1993 IEEE European Solid-State Circuits Conference (ESSCIRC’93), pp. 94-97, Sept. 1993. (英語)
  67. ^ “Low-power CMOS circuit techniques for motion estimators”, Proc. of 2003 IEEE Int. Symp. on Circuits and Systems (ISCAS’2003), Vol. V, pp. 409-412, May 2003. (英語)
  68. ^ 「高基数・スケーリング方式浮動小数点除算回路の高速化と小形化」、 電子情報通信学会論文誌、Vol. J86-C、No. 8、pp. 853 - 862、2003年8月
  69. ^ “A low dynamic power and low leakage power 90-nm CMOS square-root circuit”, Proc. of 2006 IEEE Asia and South Pacific Design Automation Conference (ASP-DAC’2006), 1D-1, pp. 90-91, Jan. 2006 (英語)
  70. ^ “A low power multimedia processor implementing dynamic voltage and frequency scaling technique”, Proc. of 18th IEEE Asia and South Pacific Design Automation Conference (ASP-DAC’2013), 1D-3, pp.75-76, Jan. 2013 (英語)
  71. ^ “Development of a high stability, low standby power six-transistor CMOS SRAM employing a single power supply”, Proc. of 24th IEEE Asia and South Pacific Design Automation Conference (ASP-DAC’2019), 1A-8, pp. 15-16, Jan. 2019 (英語)
  72. ^ “Design of a 3.2GHz 50mW 0.5µm PLL-based clock generator with 1V power supply”, IEICE Tran. on Electronics, vol. E77-C, no. 12, pp. 1957-1965, Dec. 1994 (英語)
  73. ^ “A low power and high speed 0.25µm GaAs D-FF”, Proc. of 1997 IEEE European Solid-State Circuits Conference (ESSCIRC’97), pp.300-303, Sept. 1997 (英語)
  74. ^ Low-voltage, low-power, high-speed 0.25µm GaAs HEMT delay flip-flops”, IEICE Tran. on Electronics, vol. E83-C, no. 11, pp. 1776 - 1787. Nov. 2000 (英語)
  75. ^ “A high speed, low power 16bit 0.25µm GaAs binary look-ahead carry (BLC) adder based on NOR gates for wireless communication”, Proc. of 1999 IEEE MTT-S Int. Topical Symp. on Technologies for Wireless Applications (ITSTWA’99), T4.4, pp. 151-155, Feb. 1999 (英語)
  76. ^ a b “Designs of building blocks for high-speed, low-power processors”、IEICE Tran. on Electronics, vol. E85-C, no. 2, pp. 331 - 338, Feb. 2002 (英語)
  77. ^ “A dynamically controllable DC/DC level converter and its application to high speed, low power circuits”, Proc. of 2000 IEEE European Solid-State Circuits Conference (ESSCIRC’2000), pp. 60-63, Sept. 2000 (英語)
  78. ^ CMOS集積回路 -入門から実用まで-
  79. ^ CMOS集積回路 -入門から実用まで-
  80. ^ ナノCMOS集積回路
  81. ^ ナノCMOS集積回路
  82. ^ 画像LSIシステム設計技術
  83. ^ a b 「(著書) 画像LSIシステム設計技術
  84. ^ 英文論文 - ieeexplore
  85. ^ 英文論文 - search.ieice
  86. ^ 英文論文 - semanticscholar
  87. ^ 和文論文 - search.ieice
  88. ^ 和文論文 – 国立国会図書館リサーチ
  89. ^ 和文論文 – semanticscholar
  90. ^ 英文・論文 - worldcat
  91. ^ 英文・和文論文・研究会・全国大会 - reserchmap
  92. ^ 英文・和文論文・研究会・全国大会 - J-GLOBAL
  93. ^ 研究会の論文 - ieice研究会
  94. ^ a b 特許- reserchmap
  95. ^ 国内特許 - J-GLOBAL
  96. ^ 国内特許 - astamuse
  97. ^ “Best Paper Award”
  98. ^ “A 2K-word dictionary search processor (DISP) LSI with an approximate word search capability”, IEEE Journal of Solid-State Circuits, Vol. 27, No. 6, pp. 883-891, June 1992 (英語)
  99. ^ “IEEE Fellow”
  100. ^ “Best Design Award”
  101. ^ “A low dynamic power and low leakage power 90nm CMOS square-root circuit”, Proc. of 2006 IEEE ASP-DAC’2006, 1D-1, pp. 90-91, Jan. 2006 (英語)
  102. ^ 第33回電子情報通信学会業績賞
  103. ^ 電子情報通信学会フェロ−
  104. ^ 低リーク電流SRAMの開発
  105. ^ 第21回テレコムシステム技術賞(入賞)
  106. ^ “A Realtime Microprogramable Video Signal LSI”, Digest of Tech. Paper, 1987 IEEE Int. Solid-State Circuits Conference (ISSCC’87), THPM15.3, pp. 184-185, 393, New York, NY, Feb. 1987
  107. ^ “A Real-time Video Signal Processor Suitable for Motion Picture Coding Applications”, IEEE, Tran. on Circuits and Systems,vol. CAS-36, no. 10, pp. 1259-1266, Oct. 1989.
  108. ^ 「機能メモリのアーキテクチャとその並列計算への応用:2. 集積回路技術からみた機能メモリの現状と展望」、情報処理、Vol. 32、No. 12、pp. 1239-1248、1991年12月.
  109. ^ “200MHz 16bit BiCMOS Signal Processor”, Digest of Tech. Paper, 1989 IEEE Int. Solid-State Circuits Conference (ISSCC’89), THPM12.8, pp. 172-173, 330, New York, NY, Feb. 1989
  110. ^ “A 1.2million Transistor, 33MHz 20bit Dictionary Search Processor with a 160kbit CAM”, Digest of Tech. Paper, 1990 IEEE Int. Solid-State Circuits Conference (ISSCC’90), THAM5.4, pp. 90-91, 271, San Francisco, CA, Feb. 1990
  111. ^ “(Invited Paper) Reviews and prospects of SRAM technology”, IEICE Trans. on Electronics, Vol. E74, No. 4, pp. 119-129, April 1991
  112. ^ “A 250MHz 16bit 1million Transistor BiCMOS Super High Speed Video Signal Processor”, Digest of Tech. Paper, 1991 IEEE Int. Solid-State Circuits Conference (ISSCC’91), FP15.4, pp. 254-255, 325, San Francisco, CA, Feb. 1991.
  113. ^ “A 200MFLOPS 100MHz 64bit BiCMOS Vector-Pipelined Processor”, Digest of Tech. Paper, 1991 IEEE Int. Solid-State Circuits Conference (ISSCC’91), FP15.5, pp. 256-257, 325, San Francisco, CA, Feb. 1991
  114. ^ “A 300MHz 16bit BiCMOS Video Signal Processor”, Digest of Tech. Paper, 1993 IEEE Int. Solid-State Circuits Conference (ISSCC’93), WP2.6, pp. 37-38, 258, San Francisco, CA, Feb. 1993
  115. ^ 「高性能ASICとカーエレクトロニクス」
  116. ^ 「マルチメディアに向けた低消費電力LSI技術」
  117. ^ 「LSIの低電圧・低消費電力化技術」
  118. ^ 「ディープサブミクロン時代のシステムLSIに向けた低電力、低リーク、低電圧及び高速化技術」