コンテンツにスキップ

NANDゲート

出典: フリー百科事典『ウィキペディア（Wikipedia）』
入力 出力
A B A NAND B
L L H
L H H
H L H
H H L

NANDゲート（ナンドゲート）は、否定論理積の論理ゲートであり、その（論理的な）動作は全ての入力の論理積（AND）の反転（NOT）である。つまり、全ての入力がHighの場合のみ出力がLowになり、Lowの入力がひとつでもある場合はHighを出力する。

NAND論理の完全性（en:Functional completeness）により、いかなる組合せ論理回路の論理もNANDゲートの組合せで実装できる。


NANDゲートのみで構成した全加算器

記号

[編集]

MIL論理記号及びANSI、IEC、DINのそれぞれにおけるNANDの記法を以下に示す。

MIL/ANSI 記号 IEC 記号 DIN 記号

汎用ロジックIC

[編集]
7400と4011のピン配置

NANDは、汎用ロジックICでは基本的な製品として、バリエーション等が最も豊富な一群のひとつである。74シリーズについてはTTLの7400等の他、74HC00他のCMOS版など多数のバリエーションがある。

  • 74シリーズ
    • 7400: 2入力NANDゲート×4
    • 7410: 3入力NANDゲート×3
    • 7420: 4入力NANDゲート×2
    • 7430: 8入力NANDゲート×1
  • 4000シリーズ（CMOS）
    • 4011: 2入力NANDゲート×4
    • 4023: 3入力NANDゲート×3
    • 4012: 4入力NANDゲート×2
    • 4068: 8入力NANDゲート×1

実装

[編集]

Transistor-transistor logic（TTL）の場合、複数のエミッタを持つトランジスタ (マルチエミッタトランジスタ) を使い、他のゲートよりも少数のトランジスタで構成できるという特徴があり、74シリーズのトップナンバーである7400がNANDであるのもそういった理由による。CMOSにおいても、特性的に不利なPチャネル側が並列で、特性的に有利なNチャネル側が直列になることから、例えばそれが逆になるNORゲートよりも少しだが優位がある。

TTL型NANDゲート
NMOS型NANDゲート
CMOS型NANDゲート
CMOS型NANDゲートの物理レイアウト

NANDゲートの完全性

[編集]

NANDゲートは極小完全[注釈 1]な論理関数を実現した回路であり、任意の組み合わせ回路はNANDゲートのみで生成できる[1]。つまり、NOT、AND、OR、XOR などの基本論理回路をはじめ、加算器、デコーダ、エンコーダなどの複雑な組み合わせ回路をNANDゲートだけで作ることができる。

また、最も基本的な順序回路であるRSフリップフロップ回路はNANDゲートの組み合わせで実現できることから[2]、任意の順序回路もNAND回路だけで生成することができる。

製造に関して

[編集]

半導体素子レベルにおいて、後述の実装の項目を参照すれば解る通り、TTL型において2種類（検知用と増幅用）のトランジスタ、NMOS型においては1種類、現在主流のCMOS型に置いてはNMOSとそれに対してコンプリメンタリ（相補性:2SC1815と2SA1015の関係）を持つPMOSの2種類でNAMDゲートが構築できる。また、前述のNAND論理の完全性により、2種類又は1種類の半導体素子の組合せにより、色々な組合せ論理回路が構築できるため、半導体部品の種類の統一化とコンプリメンタリの組合せの変更であれば、電子回路基板や半導体基板の回路はそのままに、別の半導体部品（素子）とそれに合わせた電子部品（抵抗、コンデンサ、コイル）に置き換えても稼働する冗長性がある。つまり、回路の大小により色々な論理回路を同一の半導体部品や素子で構築ができ、特異点や特殊例を持たないため製品品質の向上と不良箇所の特定が容易になる。

また、汎用ロジックICシリーズにおいて、最も基本的な製品群として大量生産されたのは、完全性という論理的な理由よりも、集積回路の製造時に複数の論理回路（OR、AND、NOT回路等）を同一基板上に個別に設計すると論理回路ごとに工程順（ドーパントの多種化、多濃度、積層化、除去工程）と工程数（ドーピング回数やレイヤー数）が異なり他の論理回路の製造工程との同一化や協調化などの調整と、各半導体素子同士の調整（ドーミングによる格子欠陥の修復のための加熱と同時にドーパントの熱拡散の防止）が必要で、集積した回路全体の品質が低下する恐れがあるため、設計要素が複雑かつ多岐にわたり製造工程もシビアに成ってしまう。だが、NANDゲートのみの組合せによる同一基板上への複数の論理回路の製造は、同一レイヤーへのNANDゲート回路の書き足しと配線の取り回しの調整になるため、前者に比べて集積回路の特異点が無くなり工程が統一化され、複雑な工程や調整が大幅に減少し設計が容易になる。また、製造工程数の削減による、製造機の削減、製造規模の小型化による工場全体の小型化と製造ルート小規模化で微粒子混入による製造不良も大幅に削減でき、少コストで多くのメリットがあり、デメリットとしてもチップ面積の増大になるが、一般的な封止材（チップの黒い樹脂）の形状内に収まるか、上位サイズの形状を選択し流用するだけで済むのでほぼ無いと言えることから、商用化の容易さと実用化の容易さ等による面が大きい。

脚注

[編集]

注釈

[編集]
  1. ^ ANDとNOTがあれば全ての論理関数が合成できるので「完全」、ANDあるいはNOTのいずれかが無ければ完全ではなくなるので「極小」という。

出典

[編集]
  1. ^ 髙木 2010, p. 42.
  2. ^ 髙木 2010, pp. 90–95.

参考文献

[編集]
  • 髙木直史『論理回路』オーム社〈新インターユニバーシティ〉、2010年。ISBN 978-4-274-20959-8。 

関連項目

[編集]
ウィキメディア・コモンズには、NANDゲートに関連するカテゴリがあります。
論理ゲート
論理ゲート
関連項目
「https://ja.wikipedia.org/w/index.php?title=NANDゲート&oldid=103262599」から取得