NANDゲート

出典: フリー百科事典『ウィキペディア(Wikipedia)』

これはこのページの過去の版です。Merliborn (会話 | 投稿記録) による 2022年10月28日 (金) 22:49個人設定で未設定ならUTC)時点の版 (JKROBOTMachine (会話) による ID:92162313 の版を取り消し)であり、現在の版とは大きく異なる場合があります。

入力
A   B
出力
A NAND B
L L H
L H H
H L H
H H L

NANDゲート否定論理積の論理ゲートであり、その(論理的な)動作は全ての入力の論理積(AND)の反転(NOT)である。つまり、全ての入力がHighの場合のみ出力がLowになり、Lowの入力がひとつでもある場合はHighを出力する。

NAND論理の完全性(en:Functional completeness)により、いかなる組合せ論理回路の論理もNANDゲートの組合せで実装できる。それを利用して、NANDのみで実装することで同種の回路のみで構成することができるため、結果としてコスト削減になるという主張もある[要出典]

汎用ロジックICシリーズにおいて、最も基本的な製品群として大量生産されたのは、完全性という論理的な理由よりも、実装の容易さ等による面が大きい。

NANDゲートのみで構成した全加算器

記号

MIL論理記号及びANSIIECDINのそれぞれにおけるNANDの記法を以下に示す。

MIL/ANSI 記号 IEC 記号 DIN 記号

汎用ロジックIC

7400と4011のピン配置

NANDは、汎用ロジックICでは基本的な製品として、バリエーション等が最も豊富な一群のひとつである。74シリーズについてはTTLの7400等の他、74HC00他のCMOS版など多数のバリエーションがある。

  • 74シリーズ
    • 7400: 2入力NANDゲート×4
    • 7410: 3入力NANDゲート×3
    • 7420: 4入力NANDゲート×2
    • 7430: 8入力NANDゲート×1
  • 4000シリーズ(CMOS)
    • 4011: 2入力NANDゲート×4
    • 4023: 3入力NANDゲート×3
    • 4012: 4入力NANDゲート×2
    • 4068: 8入力NANDゲート×1

実装

Transistor-transistor logic(TTL)の場合、複数のエミッタを持つトランジスタ (マルチエミッタトランジスタ) を使い、他のゲートよりも少数のトランジスタで構成できるという特徴があり、74シリーズのトップナンバーである7400がNANDであるのもそういった理由による。CMOSにおいても、特性的に不利なPチャネル側が並列で、特性的に有利なNチャネル側が直列になることから、例えばそれが逆になるNORゲートよりも少しだが優位がある。

NMOS型NANDゲート
CMOS型NANDゲート
TTL型NANDゲート
CMOS型NANDゲートの物理レイアウト

NANDゲートの完全性

NANDゲートは極小完全[注釈 1]な論理関数を実現した回路であり、任意の組み合わせ回路はNANDゲートのみで生成できる[1]。つまり、NOTANDORXOR などの基本論理回路をはじめ、加算器デコーダエンコーダなどの複雑な組み合わせ回路をNANDゲートだけで作ることができる。

また、最も基本的な順序回路であるRSフリップフロップ回路はNANDゲートの組み合わせで実現できることから[2]、任意の順序回路もNAND回路だけで生成することができる。

脚注

注釈

  1. ^ ANDとNOTがあれば全ての論理関数が合成できるので「完全」、ANDあるいはNOTのいずれかが無ければ完全ではなくなるので「極小」という。

出典

  1. ^ 髙木 2010, p. 42.
  2. ^ 髙木 2010, pp. 90–95.

参考文献

  • 髙木直史『論理回路』オーム社〈新インターユニバーシティ〉、2010年。ISBN 978-4-274-20959-8 

関連項目