「フリップフロップ」の版間の差分

出典: フリー百科事典『ウィキペディア（Wikipedia）』
履歴の双方向閲覧
← 古い編集新しい編集 →
削除された内容 追加された内容
ビジュアルウィキテキスト
240B:10:A1E1:B300:565:498E:BF40:8A0F (会話) による ID:83858085 の版を取り消し 不適切な説明。
タグ: 取り消し
119行目: 119行目:
[[File:T-Type Flip-flop.svg|frame|right|T型フリップフロップの回路記号]]
[[File:T-Type Flip-flop.svg|frame|right|T型フリップフロップの回路記号]]


JK型のJとKを繋いだものと同じ。T型フリップフロップの内部回路の構成図と真理値表を示す。
JK型のJとKを１(真)にしたものと同じ。T型フリップフロップの内部回路の構成図と真理値表を示す。


{| class="wikitable" style="background-color: transparent"
{| class="wikitable" style="background-color: transparent"

2021年6月4日 (金) 20:58時点における版

曖昧さ回避 この項目では、論理回路について説明しています。その他の用法については「フリップフロップ (曖昧さ回避)」をご覧ください。
R1, R2 = 1 kΩ, R3, R4 = 10 kΩ

フリップフロップ (flip-flop) は、二進法の基本である1ビットの情報を一時的に"0"または"1"の状態として保持する（記憶する）ことができる論理回路で、順序回路の基本要素である。

概要

使われる場面によってはレジスタ (register) ともいう。コンピュータの主記憶装置やキャッシュメモリ、レジスタを構成する基本回路の一つである。組合わせ回路を単なる組合わせ論理を実現する回路としてでなく、入力に対して遅延した出力を入力側へフィードバックすることで情報の保持に用いるところに特徴がある。これは組み合わせ回路では一般にネガティブな性質とされる入力信号に対する出力信号の遅延をフィードバック・ループを構成することで逆に利用しているところが興味深い。その構造は継電器（リレー）を用いた自己保持回路（セルフホールド回路）にも類似している。フリップフロップはその構造上揮発性である。即ち情報は通電中のみ保持され、電源が遮断されると保持していた情報は失われる。フリップフロップで構成するRAMをSRAMと呼ぶ。

ラッチの一種（エッジトリガータイプのラッチをフリップフロップ）とすることもあるが、セット・リセットとトランスペアレントタイプのみをラッチとすることもあり（タイプについてはラッチの項目を参照）、また、エッジトリガタイプを同期式フリップフロップ、セット・リセットとトランスペアレントタイプを非同期式フリップフロップ、などとすることもある。

なお、フリップフロップの語源はシーソーの左右の傾きやビーチサンダルを履いたときの音のパッタン・パッタンの擬音から名付けられた[1]もので、方向転換や態度や決定の転換なども意味する[2]。

得失

フリップフロップは内部が論理回路で構成されデータの記憶機能を備えているため、例えばコンピュータの記憶装置を構成する回路、すなわちSRAMとしてよく用いられる。論理回路ではなく、コンデンサ（キャパシタとも言われる）の充電状態を使用した記憶方式であるDRAMと比較した場合、コンデンサの自然放電によるデータ消失を防ぐための定期的なリフレッシュ動作（再書き込み）を与える必要がないため、記憶領域へのシンプルかつ高速なアクセスが可能である。ただし、1ビットあたりのトランジスタ数やその配線がDRAMと比べ複雑になるため、ビットあたりのコストは高くなる。

このような性質から近年では、比較的小容量であっても高速性が求められる揮発性RAM領域においては、フリップフロップベースのSRAMをCPUのレジスタや、アドレスカウンタ回路と組み合わせ高速なバースト転送を行うことが可能なキャッシュメモリやDSP分野などに採用し、その一方で比較的低速であっても大容量が求められる一般的な揮発性RAM領域においては主にDRAMを利用するといったように、それぞれの特長を活かした使い分けが行われている。

フリップフロップはその構造と機能によってRS型（SR型とも呼ばれる。Set-Resetの略）、JK型（語源不明）、D型（Delayedの略）、T型（Toggleの略）といった種類に分類される。

回路の種類

ラッチ回路

詳細は「ラッチ回路」を参照

RS型

RSという名称は、リセット (Reset) とセット (Set) の2入力の信号名に由来する。RS型フリップフロップのブロック図と真理値表を示す。

RSフリップフロップ
回路図 真理値表
入力 出力
S R Q
0 0 保持
0 1 0
1 0 1
1 1 禁止

表で「禁止」とした状態の入力とした場合の動作は一般に不定である。内部の実装方法によっては意図的に利用できる場合もあるが、集積された機能IC等で最も扱いが厳しい場合は、そのような入力にすることは禁止されている場合もあるので、ここでは安全側として「禁止」とした。詳細はラッチ回路の記事のSRラッチに関する記述を参照すること。

JK型フリップフロップ

ポジティブ・エッジ・トリガのJK型フリップフロップの回路記号
NANDゲートによるJK型フリップフロップ
JK型フリップフロップのタイミングダイアグラム

名前の由来は不明である。

JK型は同時に2つの入力をHにできるのがRS型と違い、そうした場合クロック毎に出力が反転する。

JK型フリップフロップの内部回路の構成図と真理値表を示す。

JKフリップフロップ
回路図 真理値表
J K Q 次のステートのQ
0 0 0 0
0 0 1 1
0 1 X 0
1 0 X 1
1 1 0 1
1 1 1 0

名前の由来が不明であるため、集積回路の発明で有名なジャック・キルビー (Jack Kilby) がこの回路の開発に携わった際にセット用およびリセット用の入力端子の名前にJとKを割り当ててからJK-FFという名称が使われるようになったという斯界の功労者に付き物の都市伝説[要出典]、QueenをJackとKingが奪い合う（端子の記号に掛けたジョーク・こじつけ）、などが代表的なものであるが、そういった俗説が多数あるのが変わった特徴ともされる。

D型フリップフロップ

D型フリップフロップの回路記号

D型フリップフロップの内部回路の構成図と真理値表を示す。

Dフリップフロップ
回路図 真理値表
D C 次のステートのQ
0 ↑ 0
1 ↑ 1
X ↓ 前ステートのQを保持

D型フリップフロップはC (CLOCK) 端子の立ち上がりエッジでD入力の値がQ出力として保持される。D型フリップフロップとして作られているロジックICには、プリセット、クリア端子が備わっているものもある。

T型フリップフロップ

T型フリップフロップの回路記号

JK型のJとKを１(真)にしたものと同じ。T型フリップフロップの内部回路の構成図と真理値表を示す。

Tフリップフロップ
回路図 真理値表
T Q 次のQ
0 0 0
0 1 1
1 0 1
1 1 0

T型フリップフロップはカウンタ、トグルフリップフロップとも言われる。T端子の入力が1周期変化 (High→Low→High) するたびに出力が反転する。

プリセットとクリア

主にプリセット (preset) は機器に電源を投入し、電源電圧が所定の安定した値になった後にフリップフロップの出力状態を所定の値として機器の動作開始前の準備（初期化）のために使われる。クリア (Clear) もプリセットと同様な使い方をする場合があるが、機器の動作中のクリア（Qを0とする）に用いられる。ただし、プリセットとクリアをどの様に使うかはあくまで機器の論理回路の設計に依存する。

フリップフロップと標準ロジックIC

すべて標準ロジックICとして提供されている。必要なピン数は4つから6つ程度なので、1つのロジックICに2つ以上含まれていることがほとんどである。

脚注

[脚注の使い方]
  1. ^ フリップフロップ (flip-flop) の語源[リンク切れ]
  2. ^ 読売新聞2008年12月6日夕刊2面「ニュースの英語」

関連項目

「https://ja.wikipedia.org/w/index.php?title=フリップフロップ&oldid=83860042」から取得