歪みシリコン
歪みシリコン（ひずみシリコン）は、半導体演算素子の高速化技術の1つである。シリコン結晶の表面の半導体を構築する部分だけを層状に、シリコン原子同士の間隔を広くした結晶構造であり、その技術とそれから得られるウェハー製品である。シリコン結晶内のシリコン原子同士の間隔が広がることで、自由電子の有効質量が小さくなり、これらの電子が移動しやすくなる。電子の移動度が向上することで半導体素子の高速動作が可能となり抵抗値の減少によって消費電力も少なくなる。通常は表面に対して等方的の歪み、つまり2軸性歪みとなる。
図はシリコン・ウェハーの断面を横方向から見た場合の結晶配列を表す。
図の上側が半導体回路が構築されるシリコン・ウェハーの表面になり、下側がシリコン・ウェハーの内部になる。中央の層にゲルマニウムとシリコンの共晶組織が作られる。図の手前方向と奥方向にも結晶は並んでいる。
ゲルマニウム原子の結晶間隔が広いために、その上に構築されるシリコン層もそれに引きずられて結晶間隔が広がる。シリコンと共晶される元素は、ゲルマニウムに限定される訳ではない。
基本的な製造方法は、通常のシリコンウェハーを土台として、その上にゲルマニウムを添加したシリコンを薄く結晶成長させ、その上にさらにシリコン結晶層を築くことである。一般には、歪みシリコン加工によって十数%程度は動作速度が向上するとされるが、加工雰囲気と純度を高度に調整しながら結晶層を成長させる技術や手間などによって、歪みシリコン加工済みのシリコンウェハーは高コストとなり、また、ウェハー上に回路素子を構築する過程でも高温によってゲルマニウムがシリコン回路側へ拡散するのを防ぐといった工夫が求められるなど制約があるため、21世紀初頭現在は高速演算性能が特に求められるPC用や携帯電子機器用のデジタル演算用半導体製品への採用が主流である。
歪みシリコンのアイデアは、2001年のVLSIシンポジウムで米IBM社が2件の論文を発表したことが最初とされる。
関連項目
外部リンク
- Coreマイクロアーキテクチャ に迫る - ITmedia
- ひずみSi - NE用語 日経エレクトロニクス
- 高速・低消費電力動作を可能とする高移動度シリコンゲルマニウムMOSトランジスタを開発 - 富士通研究所
- 4族半導体の電気伝導特性向上を目指した研究 - 山梨大学
 | この項目は、工学・技術に関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（Portal:技術と産業）。 |