IASマシン

出典: フリー百科事典『ウィキペディア(Wikipedia)』
移動先: 案内検索

IASマシンとは、アメリカ合衆国ニュージャージー州プリンストン高等研究所(IAS)が開発した初期の電子式コンピュータである。IASマシンは1945年末ごろから開発が開始され、1951年稼動している[1]。いわゆるノイマン型の最初期のコンピュータの一つである。また、本機と、他に複数作られた同構成のコンピュータ[2]を特に指してvon Neumann-architecture computersとすることがある。なお、ノイマン型の考案の功績はノイマン1人に帰すのは正しくない、とされている(ノイマン型の記事を参照)。

歴史[編集]

1946年5月、主任技術者としてジュリアン・ビゲロー英語版が雇われた[3]。プロジェクト参加者としては他にヒューイット・クレーン英語版ハーマン・ゴールドスタイン英語版ジェラルド・エストリン英語版アーサー・バークスがいる[4]。マシンは1951年夏に部分稼動し、1952年6月10日に完全稼動している[要出典]

1958年7月15日まで使用されていた[5]

概要[編集]

このマシンは二進コンピュータであり、ワード長は40ビットで、1ワードに20ビットの命令がふたつ格納される。メモリは1024ワード(5.1キロバイト)。負の整数は「2の補数」で表現されている。レジスタは2本(アキュムレータ(AC)、乗除算用レジスタ(MQ))。

重要な点として、IASマシンはプログラムとデータをひとつのメモリに混在させることを意図したほぼ最初の設計である。稼働したコンピュータとしては、実験的な機であるがSmall Scale Experimental Machine の1948年[6]、実用的なものと認められているものとしてはEDSACの1949年が先行している。ノイマンが関与したコンピュータとしてはEDVACの稼働はIASマシンと同時期であった。

プログラム内蔵方式により、ループを実現する方法が示された。ループの終了条件が成立したときに分岐命令を書きかえるというものなどである。当時の第一世代コンピュータではメモリを如何に節約するかが主題であり、命令を書きかえながら実行することでそれを実現していた。IASマシンの命令のアドレッシングモードには直接アドレッシングしかなく、例えば配列状に並んだデータそれぞれに同じ処理をする場合、命令のオペランドを書き換えることでループを使った配列処理を実現していたのである。

命令を書きかえることはプログラムの再利用性を損ない、可読性を下げる(自己書き換えコード参照)ので、すぐにインデックスレジスタや、間接参照などのアドレッシングが発明され、このような技法は多用されるものではなくなった。

当初のデザインではメモリとしてRCAセレクトロン管という真空管を使おうとしていたが、非常に複雑な真空管であるために開発が遅れ、ウィリアムス管を代替として使用することになった。全体としては約2300本の真空管を使っている。加算には 62マイクロ秒、乗算には 713マイクロ秒かかった。非同期マシンであり、命令のタイミングを規定するクロックは存在しない。前の命令が完了したら次の命令をスタートさせるようになっている。

IASマシンからの派生[編集]

IASマシンの設計に関する論文は世界中に流布された。その結果IASマシンと同じ構成のコンピュータが世界中で開発されたのである[4]

IASマシンの派生の例:

脚注[編集]

参考文献[編集]

関連項目[編集]

外部リンク[編集]