インテル チック・タック

出典: フリー百科事典『ウィキペディア(Wikipedia)』
Jump to navigation Jump to search

チック・タック戦略 (チクタク戦略、Intel Tick-Tock)とは、インテル社が2006年から採用している開発ロードマップモデル。

概要[編集]

同社の主力製品である、PCないしサーバ向け(いわゆる「メインストリーム」)のマイクロプロセッサの設計と製造において、前世代から論理設計ないしマスクパターンを基本的に変更せずプロセスルールを縮小[1]した世代を「チック」、逆に、前世代からプロセスルールはそのままでプロセッサの設計を更新した世代を「タック」と呼ぶこととし[2]、毎年「チック」と「タック」を繰り返すことで、スムーズな製造プロセスの立ち上げと、1年ごとの新製品の発表、市場における予見可能性の向上を意図したものである。

この戦略は2006年のCoreマイクロアーキテクチャから採用され、2015年のSkylakeマイクロアーキテクチャまで10年近く続いたが、同じペースで進んだのはそこまでとなった。具体的な物理限界がどこかについては結論はまだわからないものの、徐々に微細化が難しくなる傾向はあきらかであり、2015年の年次報告書[3]で、従来の2サイクルに最適化(俗に「タック+」とも呼ばれる)の世代を加えた3サイクル戦略への転換を発表した[4]

ロードマップ[編集]

チック・タック コードネーム 製造プロセス リリース日付 プロセッサ
8P/4P
サーバ
4P/2P
サーバ
ワーク
ステーション
デスクトップ モバイル 商品名
チック Presler, Cedar Mill, Yonah 65 nm 2006年1月5日 Presler Cedar Mill Yonah
タック Core 2006年7月27日[5] Kentsfield Conroe Merom
チック Penryn 45 nm 2007年11月11日[6] Dunnington Harpertown Intel Core 2#Yorkfield Wolfdale Penryn
タック Nehalem 2008年11月17日[7] Beckton Gainestown Bloomfield Lynnfield Clarksfield
チック Westmere 32 nm 2010年1月4日[8][9] Westmere-EX Westmere-EP Gulftown Clarkdale Arrandale
タック Sandy Bridge 2011年1月9日[10] Sandy Bridge-EP Sandy Bridge-E Sandy Bridge Sandy Bridge-M
チック Ivy Bridge 22 nm 2012年4月23日 Ivy Bridge-EX Ivy Bridge-EP Ivy Bridge-E Ivy Bridge Ivy Bridge-M
タック Haswell,HaswellRefresh 2013年6月2日
2014年5月11日
Haswell-EX Haswell-EP Haswell-E Haswell Haswell-M
チック Broadwell[11] 14 nm[12] 2014年9月5日[8] Broadwell-EX Broadwell-EP Broadwell-E Broadwell-K Broadwell-H Broadwell-U Broadwell-Y
タック Skylake[11] 2015年8月5日 Skylake-S Skylake-H Skylake-U Skylake-Y
タック+ Kaby Lake 14 nm+ 2016年8月30日 Kaby Lake-S Kaby Lake-H Kaby Lake-U Kaby Lake-Y Kaby Lake-R
タック+ Coffee Lake 14 nm++ 2017年9月24日
チック Cannon Lake[13] 10 nm[12] 2018年
タック Ice Lake 10 nm 2019年
タック+ Tiger Lake 10 nm 2019年

脚注[編集]

関連項目[編集]

外部リンク[編集]

業界のイノベーションを促すインテル® アーキテクチャーとシリコンの計画的イノベーション