インテル チック・タック

出典: フリー百科事典『ウィキペディア(Wikipedia)』
ナビゲーションに移動 検索に移動

チック・タック戦略 (チクタク戦略、Intel Tick-Tock)とは、インテル社が2006年から2015年まで採用していた開発ロードマップモデル。便宜上、本稿ではその後継モデルについても併記する。

概要[編集]

同社の主力製品である、PCないしサーバ向け(いわゆる「メインストリーム」)のマイクロプロセッサの設計と製造において、前世代から論理設計ないしマスクパターンを基本的に変更せずプロセスルールを縮小した世代を「チック」、逆に、前世代からプロセスルールはそのままでプロセッサの設計を更新した世代を「タック」と呼ぶこととし[1]、毎年「チック」と「タック」を繰り返すことで、スムーズな製造プロセスの立ち上げと、定期的な新製品の市場投入、予見性の向上を意図したものである。

この戦略は2006年のCoreマイクロアーキテクチャから採用され、2015年のSkylakeマイクロアーキテクチャまで10年近く続いたが、製造プロセス微細化の継続がますます困難になったことで事実上破綻。

インテルは2016年に従来の「プロセス」(チック)「アーキテクチャ」(タック)に「最適化」(俗に「タック+」とも呼ばれる[2])の世代を加えた3ステージ制への転換を発表した[3][4][5]

ロードマップ[編集]

チック・タック コードネーム アーキテクチャ 製造プロセス リリース日付 プロセッサ
8P/4P
サーバ
4P/2P
サーバ
1Pサーバ ワーク
ステーション
デスクトップ モバイル
チック Yonah, Sossaman P6 65 nm 2006年1月3日 Sossaman Yonah
Presler, Cedar Mill NetBurst 2006年1月3日 Tulsa Dempsey Presler Cedar Mill
タック Merom Core 2006年7月27日[6] Kentsfield Conroe Merom
チック Penryn 45 nm 2007年11月11日[7] Dunnington Harpertown Yorkfield Wolfdale Penryn
タック Nehalem Nehalem 2008年11月17日[8] Beckton Gainestown Bloomfield Lynnfield Clarksfield
チック Westmere 32 nm 2010年1月4日[9] Westmere-EX Westmere-EP Gulftown Clarkdale Arrandale
タック Sandy Bridge Sandy Bridge 2011年1月9日[10] Sandy Bridge-EP Sandy Bridge-E Sandy Bridge Sandy Bridge-M
チック Ivy Bridge 22 nm 2012年4月23日 Ivy Bridge-EX Ivy Bridge-EP Ivy Bridge-E Ivy Bridge Ivy Bridge-M
タック Haswell Haswell 2013年6月2日 Haswell-EX Haswell-EP Haswell-E Haswell-DT/R Haswell-MB/H/ULT/ULX
チック Broadwell[11] 14 nm[12] 2014年9月5日[13] Broadwell-EX Broadwell-EP Broadwell-E Broadwell-K Broadwell-H/U/Y
タック Skylake[11] Skylake 2015年8月5日 Skylake-SP Skylake-SP Skylake-DT Skylake-X Skylake-S Skylake-H/U/Y
タック+ Kaby Lake 14 nm+ 2016年8月30日 Kaby Lake-DT Kaby Lake-X Kaby Lake-S Kaby Lake-H/U/Y/R/G
Coffee Lake 14 nm++ 2017年9月24日 Coffee Lake-E Coffee Lake-R Coffee Lake-S/R Coffe Lake-H/U
Whiskey Lake 2018年8月29日 Whiskey Lake U
Amber Lake 2018年8月29日 Amber Lake Y
Cascade Lake
Comet Lake
チック Cooper Lake
Cannon Lake[14] 10 nm 2018年05月16日 Cannon Lake-U
タック Ice Lake Ice Lake
タック+ Tiger Lake

脚注[編集]

  1. ^ インテルのチックタック戦略
  2. ^ 株式会社インプレス (2016年7月19日). “【笠原一輝のユビキタス情報局】 Intel、2018年に14nmの新CPU“Coffee Lake”を投入 ~10nmに微細化されるCannon Lakeと並列投入” (日本語). PC Watch. https://pc.watch.impress.co.jp/docs/column/ubiq/1010830.html 2018年11月8日閲覧。 
  3. ^ 2015 Annual Report and Form 10-K (PDF)” (英語). Intel Corporation. p. 14 (2016年2月12日). 2018年11月8日閲覧。
  4. ^ インテル、チックタック戦略から新モデルに移行--ムーアの法則の停滞が浮き彫りに - ZDNet Japan
  5. ^ “Intelが「チックタック」戦略を廃止して3ステージ制を採用、ユーザーへの影響とは?” (日本語). GIGAZINE. https://gigazine.net/news/20160324-intel-tick-tock-dead/ 2018年9月24日閲覧。 
  6. ^ Intel CEO: Latest Platforms, Processors Form New Foundations For Digital Entertainment And Wireless Computing, Intel Unveils World's Best Processor
  7. ^ Intel Unveils 16 Next-Generation Processors, Including First Notebook Chips Built on 45nm Technology
  8. ^ Intel Launches Fastest Processor on the Planet
  9. ^ Revolutionizing How We Use Technology—Today and Beyond
  10. ^ Intel Sandy Bridge chip coming January 5
  11. ^ a b After Intel's Haswell comes Broadwell - SemiAccurate
  12. ^ Mark Bohr (2011年5月). “Intel’s Revolutionary 22 nm Transistor Technology (PDF)” (英語). Intel Corporation. 2018年11月8日閲覧。
  13. ^ Mark Bohr (2009年2月10日). “Intel 32nm Technology (PDF)”. Intel Corporation. 2018年11月8日閲覧。
  14. ^ “Folsom Power/Performance Engineer Job - CA, 95630”. (2013年8月9日). オリジナル2013年8月29日時点によるアーカイブ。. http://archive.fo/mMDac 2018年11月8日閲覧。 

関連項目[編集]

外部リンク[編集]