Intel Celeron

Celeron
	Celeron 266MHz (Slot1タイプ）
生産時期	1998年4月から
生産者	インテル
CPU周波数	266 MHz から 3.6 GHz
FSB周波数	66 MT/s から 1066 MT/s
プロセスルール	250 nm から 14 nm
マイクロアーキテクチャ	P6; NetBurst; Core; Nehalem; Sandy Bridge; Ivy Bridge; Haswell; Broadwell; Skylake; Kaby Lake; Coffee Lake; Comet Lake
命令セット	x86、x64
コア数	1、2、4
ソケット	Slot1; Socket 370; Socket 478; LGA 775; Socket 479; Socket M; Socket P; LGA 1156; LGA 1155; LGA 1150; LGA 1151; LGA 1200
コードネーム	Covington; Mendocino; Coppermine-128; Tualatin-256; Willamette-128; Northwood-128; Prescott-256; Cedar Mill-512; Banias-512K; Dothan-1M/512K; Yonah-1M; Conroe-L; Conroe-CL; Merom-1M; Penryn-L; Value Sossaman; Allendale-512K; Wolfdale; Clarkdale; Arrandale; Jasper Forest; Sandy Bridge; Ivy Bridge; Haswell; Broadwell; Skylake; Kaby Lake; Coffee Lake; Comet Lake
	テンプレートを表示

Intel Celeron（インテルセレロン）はインテルの x86 アーキテクチャのマイクロプロセッサのうち、低価格（エントリー、ローエンド、廉価）PC向けのマイクロプロセッサに与えられるブランド名である^[1]。

歴史

1998年4月に Pentium II の廉価（もしくは低価格）版として登場し、Pentium III、Pentium 4、Pentium M、Intel Core と、それぞれの製品とともに発売されてきた。

発売目的は、インテルの新しいマイクロアーキテクチャのプロセッサの発売と共に、それ以前の処理性能が劣るマイクロアーキテクチャのプロセッサの希望小売価格を大幅に値下げすることで、競合するプロセッサメーカーの販売機会を奪うことであった。これによりCPU市場のシェアを上げると共に高い収益性を維持できた。しかしPentium II世代になって登場したAMDのK6プロセッサは、Pentium IIと大きくは劣らない処理性能を持つまでになり、前世代製品であるMMX Pentiumプロセッサの希望小売価格を値下げしただけでは競合メーカーを抑えることは難しくなっていた。そこで高収益製品の価格を維持するとともに競合メーカーと張り合えるだけの処理性能かつ安価な製品が必要となり、上位製品と同等のマイクロアーキテクチャを持つ廉価（もしくは低価格）品として発売されたものである。

2003年頃までのインテルは基本的にデスクトップ用とモバイル用で共通のマイクロアーキテクチャを採用しており、Celeronについてもデスクトップ用「Celeron」とノート用「モバイル Celeron」で共通のコアであった。しかし2004年頃、インテルが Pentium 4 向けに開発したNetBurstマイクロアーキテクチャは消費電力が高くなりすぎたため、モバイル用として従来品のPentium IIIに近いマイクロアーキテクチャを持つ Pentium M を開発せざるを得なくなった。これにより Celeron もデスクトップ用「Celeron D」とモバイル用「Celeron M」でそれぞれ別のマイクロアーキテクチャとなった。その後、デスクトップとモバイルの両用が可能なCoreマイクロアーキテクチャが開発されたことで再びマイクロアーキテクチャが統合され、2007年6月ごろから再び共通の「Celeron」へと再命名された。その後はデスクトップ用とモバイル用はプロセッサー・ナンバーで区別されるようになっている。

デスクトップ用 Celeron

P6 世代

Pentium ProからPentium IIIまで採用されたP6マイクロアーキテクチャを採用したもので、原則としてPentium IIおよびPentium IIIと同じSlot 1およびSocket 370のプラットフォームを用いる。

Covington

Covington（コヴィントン）は 0.25μm版プロセスの最初のCeleronで、2次キャッシュメモリを持たない。実態は同世代のPentium II (Deschutes) のコア部分である。パッケージは、Pentium IIのカートリッジから基板のみを取り出したS.E.P.P.形状を採用。製造原価を抑える効果があるものの、2次キャッシュメモリを取り除いたために、２次キャッシュに依存するアプリケーションでは処理性能が低下したPentium IIそのものであったため、発表当初は不評だった。急きょ投入が決まった急造品の性格が強く、次期のCeleronの発売が行われたことから2製品を投入するのみに留まった。

日本のマニアユーザーにより、CPU本体のパッケージから出ている「とあるピン」との結線を切断しジャンパを1本飛ばすだけで、Pentium II同様に2CPUでのSMPが可能であることが発見され、安価なCeleronでのデュアルプロセッサブームの基となった。また、2次キャッシュメモリを持たないため、2次キャッシュメモリが原因で動作クロックを上げられないPentium IIと比べ、オーバークロックして動作させる余地が大きく、オーバークロックを前提にすると、使用するアプリケーションによっては本来Pentium IIの廉価版であるはずのCeleronの方が、処理速度が速く且つ安価なシステムを構築できることがマニアユーザーの間で注目され、以降のCeleronブームと、オーバークロックブームの火付け役となった。

プロセスルール: 250 nm
FSB: 66 MHz (MT/s)
L2 cache memory: なし
MMX
パッケージ: S.E.P.P.

動作周波数	TDP（熱設計電力）
266 MHz (66x4)	16.7W
300 MHz (66x4.5)	18.48W

Mendocino

Mendocino（メンドシノ）は0.25μm版プロセスで製造された2次キャッシュメモリ統合型Celeronで、128KBの2次キャッシュメモリをコア内に内蔵する。性能そのものとしてはDixonと呼ばれるMobile Pentium IIである。2次キャッシュメモリはコアの1/2の速度で動作するPentium IIとは異なり、コアと等速で動作する。また、Pentium IIと異なりライトスルー動作となっている。Covingtonに比べ処理性能的に同程度の動作クロックのPentium IIにそれほど劣らない。

2次キャッシュメモリがCPUコアに内蔵された結果、マザーボードの製造原価を押し上げているSlot 1である必然性がなくなり、製造費用削減を重視したSocket 370版が主流となる。Covingtonと同じく細工をすることでSMP機能を復活することが可能で、Socket 370版ではCPU本体に細工を加えずにSMP動作させることも可能となっていた。これを受けて、台湾の各マザーボードメーカーがSocket 370版のCeleronをSlot 1に装着する変換ボードには、軒並みSMP動作可能な設定を行うジャンパを追加して発売されるようになった。中でもAbit社からSocket 370版のMendocino以外では使用できないデュアルプロセッサのマザーボードBP6が発売されるなど、Dual Celeronブームが起こった。Covington同様、CPUを細工することで容易にオーバークロックが出来たため、引き続きオーバークロックに挑む人が増えた。

プロセスルール: 250 nm
FSB: 66 MHz (MT/s)
L2 cache memory: 128 KB
MMX
パッケージ: S.E.P.P. (300A MHz - 433 MHz), PPGA370 (300A MHz - 533 MHz)

動作周波数	TDP
300A MHz (66x4.5)	19.05W
333 MHz (66x5.0)	20.94W
366 MHz (66x5.5)	21.70W
400 MHz (66x6.0)	23.7W
433 MHz (66x6.5)	24.1W
466 MHz (66x7.0)	25.7W
500 MHz (66x7.5)	27.2W
533 MHz (66x8.0)	28.3W

Coppermine-128K

Coppermine-128K（カッパーマイン-128K）は0.18μm版Celeronで、128KBの2次キャッシュメモリをコア内に内蔵する。実態はPentium III第二世代のCoppermineの2次キャッシュメモリ量を半減し、デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間（レイテンシ）を意図的に高くしたものである。Pentium IIIをベースとすることでCeleronでもSSE命令セットに対応するようになった。Pentium IIIには存在していたSlot 1版は発売されず、全製品がSocket 370版である。

この製品以降のCPUは、対称型マルチプロセッサ（Symmetric Multi Processor：SMP）動作機能が最初から不可能になっている。Coppermineのうち、初期のPentium III自体に本来備わっているはずのSMP機能が実装されていなかった。また、Coppermineの構造上、CPUコアが剥き出しのため、自作ユーザーの間でヒートシンクなどの装着時、コアの四隅に過大な力が加わり、コア自体を破壊してしまう「コア欠け」になる被害報告が続出した。ユーザーの過失による物理的破損となるため、初期不良保証や製品保証を受けることが出来なかった。この問題を受け、末期ロットのCoppermineコア以降、モバイル向けを除くCPUの構造ではヒートスプレッダーが多く採用されることになった。

プロセスルール: 180 nm
FSB: 66 - 100 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE
パッケージ: FC-PGA370

動作周波数	FSB	TDP
533A MHz (66x8.0)	66 MT/s	11.2W
566 MHz (66x8.5)		11.9W
600 MHz (66x9.0)		12.6W
633 MHz (66x9.5)		16.5W
667 MHz (66x10.0)		17.5W
700 MHz (66x10.5)		18.3W
733 MHz (66x11.0)		19.1/22.8W
766 MHz (66x11.5)		20.0/23.6W
800 MHz (100x8.0)	100 MT/s	20.8/24.5W
850 MHz (100x8.5)		22.5/25.7W
900 MHz (100x9.0)		26.7/30.0W
950 MHz (100x9.5)		26.7/32.0W
1.00 GHz (100x10.0)		29.0W
1.10 GHz (100x11.0)		33.0W

Timna

競合企業の低価格市場向け製品の成功により、Intelはより低価格なCeleronの発売企画を計画し、Coppermineを基本設計にメモリコントローラなどを統合したプロセッサTimna（ティムナ）およびグラフィックス統合版Timna+を開発した。しかしTimnaに統合したメモリコントローラで利用できるメモリはDirect RDRAMのみであり、Direct RDRAMのメモリモジュール自体の発売価格がインテルの予想に反し安くならなかったことから、Timnaは低価格帯パソコンには不適合と判断され計画自体は中止された。0.25μm版MMX Pentium(Tilamook)の後にTimnaとTimna+の設計を担当することで経験を積んだIntelのイスラエルの開発チームは、後のPentium Mとそれに続くCoreマイクロアーキテクチャの開発を担当することとなった。

Tualatin-256K

Tualatin-256K（テュアラティン-256K）は0.13μm版Celeronで、256KBの2次キャッシュをコア内に内蔵する。Pentium III第三世代のTualatinと実質同じものであるが、FSBは100MHzに抑えることで2次キャッシュメモリのデバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間（レイテンシ）も大きく設定されている。SMP動作は無効になっている。

プロセスルール: 130 nm
FSB: 100 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE
パッケージ: FC-PGA370

動作周波数	TDP
1.00A GHz (100x10.0)	27.8,29.5W
1.10A GHz (100x11.0)	28.9,29.5,30.8W
1.20 GHz (100x12.0)	29.9,32,32.1W
1.30 GHz (100x13.0)	32,33.4W
1.40 GHz (100x14.0)	33.2,34.8W

NetBurst 世代

Pentium 4のアーキテクチャであるNetBurstマイクロアーキテクチャを採用したCeleron。Socket 478のプラットフォームを用いる。

Willamette-128K

Willamette-128K（ウィラメット-128K）は第一世代Pentium 4であるWillametteベースのCeleronで、128KBの2次キャッシュをコア内に内蔵し、0.18μmプロセスで製造される。Willametteコアと共に登場したSocket 423が不具合で早々と廃止されたため、Socket 478のみを採用している。2次キャッシュメモリは、TualatinコアのCeleronと比べ半減しているが、デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間（レイテンシ）はPentium 4と同じになった。

Pentium 4が0.13μmプロセスのNorthwoodへ移行したことで余剰となった0.18μmプロセスの製造ラインを活用し、NetBurstマイクロアーキテクチャで追加されたSSE2命令セットの普及を狙った戦略的な商品であったが、Tualatin-256kと比較して製造原価が高いうえ、動作クロックの割に処理性能が見劣りすること、発熱量の多いNetBurstマイクロアーキテクチャであること、などが相まって市場の評判は芳しくなかった。拡充されていった0.13μmプロセスの製造ラインに余裕が出てくるとすぐ後継のNorthwood-128kへと移行し、製品としては短命だった。

プロセスルール: 180 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE, SSE2
パッケージ: FC-PGA2

動作周波数	TDP
1.70 GHz (100x17)	63.5W
1.80 GHz (100x18)	66.1W

Northwood-128K

Northwood-128K（ノースウッド-128K）は第二世代Pentium 4であるNorthwoodベースのCeleronで、128KBの2次キャッシュメモリをコア内に内蔵する。2次キャッシュメモリはNorthwoodコアのPentium 4の4分の1となっており、処理性能そのものはそれだけ劣っている。ただし、WillametteベースのCeleronと比べ、消費電力は低減されている。ちなみに、デバイスに対してデータ転送などを要求してからその結果が返送されるまでの遅延時間（レイテンシ）がPentium 4と同じなのはWillametteコアのCeleronと同様である。

プロセスルール: 130 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE, SSE2
パッケージ: FC-PGA2

動作周波数	TDP
1.60 GHz	-W
1.80 GHz	-W
2.00 GHz	52.8W
2.10 GHz	55.5W
2.20 GHz	57.1W
2.30 GHz	58.3W
2.40 GHz	59.8W
2.50 GHz	61.0W
2.60 GHz	62.6W
2.70 GHz	66.8W
2.80 GHz	68.4W

Celeron D / Prescott-V (Prescott-256K)

Prescott-V（プレスコット-V）は第三世代Pentium 4であるPrescottベースで設計され、Celeron Dと呼ばれる。90nmプロセスで製造され、256KBの2次キャッシュメモリをコア内に内蔵する。FSBは533MHz。キャッシュメモリとFSBが同時に強化された結果、NorthwoodベースのCeleronと比べると、処理性能そのものは大きく改善されている。

3.60GHzまでの製品が販売された。Socket 478版とLGA 775版が存在する。プロセッサーナンバーが重複しているものはLGA775の製品に「J」が付けられており判別が可能となっている。LGA 775版はバッファオーバーランを利用した攻撃プログラムの実行を防止するExecute Disable Bit(NXビット)に対応しているほか、一部の製品では64bit拡張であるIntel 64にも対応している。

最高動作温度
- Socket 478: 67℃
- LGA 775: 67.7℃
TDP
- Socket 478: 73W (最大消費電力 94.46W)
- LGA775: 84W (最大消費電力 98.83W)
プロセスルール: 90 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE, SSE2, SSE3, Intel 64 (3x1, 3x6, 355), XD bit (3x0J, 3x5J, 3x1, 3x6, 355)

プロセッサーナンバー	動作周波数	FSB	ソケット	TDP
310	2.13 GHz (133x16)	533 MT/s	Socket478	73W
315	2.26 GHz (133x17)
320	2.40 GHz (133x18)
325	2.53 GHz (133x19)
330	2.66 GHz (133x20)
335	2.80 GHz (133x21)
340	2.93 GHz (133x22)
345	3.06 GHz (133x23)
350	3.20 GHz (133x24)

XD bit対応
プロセッサーナンバー	動作周波数	FSB	ソケット	TDP
325J	2.53 GHz (133x19)	533 MT/s	LGA775	84W
330J	2.66 GHz (133x20)
335J	2.80 GHz (133x21)
340J	2.93 GHz (133x22)
345J	3.06 GHz (133x23)

XD bit、Intel 64対応
プロセッサーナンバー	動作周波数	FSB	ソケット	TDP
326	2.53 GHz (133x19)	533 MT/s	LGA775	84W
331	2.66 GHz (133x20)
336	2.80 GHz (133x21)
341	2.93 GHz (133x22)
346	3.06 GHz (133x23)
351	3.20 GHz (133x24)
355	3.33 GHz (133x25)

Celeron D / CedarMill-V (CedarMill-512K)

Pentium 4が65nmの製造プロセスで製造されるCedarMillに移行したことに伴い、Celeron DもまたCedarMill-V（シダーミル-V）との開発呼称の65nm版が発売された。性能そのものはL2キャッシュメモリが512KBへ倍増された以外は最後期のPrescott-Vと同一仕様である。熱設計電力（TDP）は84W版と65W版が存在する。

プロセスルール: 65 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, Intel 64, XD bit

プロセッサーナンバー	動作周波数	FSB	ソケット	TDP
D 347	3.06 GHz (133x23)	533 MT/s	LGA775	65/86W
D 352	3.20 GHz (133x24)
D 356	3.33 GHz (133x25)
D 360	3.46 GHz (133x26)			65W
D 365	3.60 GHz (133x27)			65W

Core 世代

Value Sossaman

Value Sossaman（バリューソッサマン）は組込機器及びブレードサーバ向け。Dual Core Xeon LV Sossaman の片方のコアを無効化したもの。E7520及びi3100チップセットに対応。OEM向け販売のみで、単品での入手は困難。

Socket Mに対応するが Celeron M の呼称を付けずに発売された、インテルアーカイブでのシリーズ名は「Intel® Celeron® Processors with 667 MHz FSB」と表記されている。

プロセスルール: 65 nm
FSB: 667 MHz (MT/s)
L2 cache memory: 2 MB
MMX, SSE, SSE2, SSE3, XD bit, EIST, TXT
ソケット: Socket M

動作周波数	TDP	発売時期
1.66 GHz	27W	'06/3
1.83 GHz	27W	'07/1

Conroe-L

Conroe-L（コンロー-L）は2007年6月3日に発表された製品。Coreマイクロアーキテクチャによるデスクトップ向けで、シングルコアである。

プロセスルール: 65 nm
FSB: 533 - 800 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
ソケット: LGA 775, オンボード (220)

プロセッサーナンバー	動作周波数	FSB	TXT対応	ソケット	TDP
220	1.20 GHz	533 MT/s	No	オンボード	19W
420	1.60 GHz (200x8)	800 MT/s		LGA 775	35W
430	1.80 GHz (200x9)
440	2.00 GHz (200x10)
450	2.20 GHz (200x11)

Conroe-CL

Conroe-CL（コンロー-CL）はCeleronブランドで唯一のLGA771仕様で、シングルコア。シングルソケットのi5100チップセットを用いたサーバに組み込まれ使用された。

プロセスルール: 65 nm
FSB: 1066 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, Intel 64, XD bit, VT, EIST
ソケット: LGA 771

プロセッサーナンバー	動作周波数	FSB	TXT対応	ソケット	TDP
445	1.86 GHz (266x7)	1066 MT/s		LGA771	65W

Allendale-512K

Allendale-512K（アレンデール-512K）はCeleronシリーズで初めてデュアルコアを採用した製品で、デスクトップ向けCPU。L2キャッシュメモリの容量を減らすことで、Core 2 Duoの最廉価版となっており、同じCore 2 Duoの廉価版であるPentium Dual-CoreよりもさらにL2キャッシュメモリの容量が減らされた結果、512KBとなっている。

デュアルコア
プロセスルール: 65 nm
FSB: 800 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit, EIST
ソケット: LGA 775

プロセッサーナンバー	動作周波数	TXT対応	TDP
E1200	1.60 GHz (200x8)	No	65W
E1400	2.00 GHz (200x10)
E1500	2.20 GHz (200x11)
E1600	2.40 GHz (200x12)

Wolfdale

Wolfdale（ウルフデール）はLGA775のCeleronで初めて仮想化技術 (Intel VT) に対応した製品で、45nmプロセスルールで製造される。L2キャッシュメモリの容量がE1000系の倍になっているのが特徴である。

デュアルコア
プロセスルール: 45 nm
FSB: 800 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit, EIST, VT-x
ソケット: LGA 775

プロセッサーナンバー	動作周波数	TDP
E3200	2.40 GHz (200x12)	65W
E3300	2.50 GHz (200x12.5)
E3400	2.60 GHz (200x13)
E3500	2.70 GHz (200x13.5)

Nehalem 世代以降にリリースされた製品は、Intel Celeron (2010年)を参照。

モバイル Celeron

P6 世代

Dixon-128K

Dixon-128K（ディクソン128K）はモバイル Pentium IIのDixonコアの2次キャッシュメモリを半減（128 KB 内蔵）したCPUである。

プロセスルール: 250 nm
FSB: 66 MHz (MT/s)
L2 cache memory: 128 KB
MMX
パッケージ: mPGA2

動作周波数	ソケット	TDP
266 MHz (66x4.5)		9.8 W
300 MHz (66x4.5)		11.8 W
333 MHz (66x5.0)		-
366 MHz (66x5.5)	BGA615	13.1 W
400 MHz (66x6.0)		13.8 W
433 MHz (66x6.5)		19.4 W
466 MHz (66x7.0)	H-PBGA615	20.7 W

Coppermine-128K

Coppermine-128K（カッパーマイン-128K）はコア電圧等以外の大まかな処理性能はデスクトップ版と同等である。しかし、SpeedStepテクノロジには対応しない。

プロセスルール: 180 nm
FSB: 100 - 133 MHz (MT/s)
L2 cache memory: 128 KB
MMX, SSE
パッケージ: mPGA2, mBGA, mBGA2

動作周波数	FSB	パッケージ	ソケット	TDP
400A MHz (100x4.0)	100 MT/s	mBGA		- W
450 MHz (100x4.5)		mPGA2 / mBGA2	PPGA495 / H-PBGA495	15.5 W
500 MHz (100x5.0)				- W
550 MHz (100x5.5)				-W
600 MHz (100x6.0)				13 W
650 MHz (100x6.5)				14 W
700 MHz (100x7.0)				15 W
750 MHz (100x7.5)				15.8 W
800 MHz (100x5.0)				17.6 W
850 MHz (100x5.5)				18.8 W
900 MHz (100x6.0)				24 W
733 MHz (133x5.5)	133 MT/s			20.6 W
800 MHz (133x6.0)				22 W
833 MHz (133x6.5)				- W
866 MHz (133x7.0)				23.3 W
933 MHz (133x8.0)				20.6 W

低電圧版
動作周波数	FSB	パッケージ	TDP
400 MHz (100x4.0)	100 MT/s	mBGA2	6.5 W
500 MHz (100x5.0)			- W
600 MHz (100x6.0)			- W

超低電圧版
動作周波数	FSB	パッケージ	TDP
500 MHz (100x5.0)	100 MT/s	mBGA2	- W
600 MHz (100x6.0)			- W
650 MHz (100x6.5)			- W

Tualatin-256K

Tualatin-256K（テュアラティン-256K）はコア電圧等以外の大まかな処理性能はデスクトップ版と同等である。しかし、Coppermine-128k同様にSpeedStepテクノロジは対応していない。

プロセスルール: 130 nm
FSB: 100 - 133 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE
パッケージ: mFC-BGA, mFC-PGA

動作周波数	FSB	パッケージ	ソケット	TDP
1.00 GHz (133x7.5)	133 MT/s	mFC-PGA / mFC-BGA	PPGA478 / PBGA478	22 W
1.06 GHz (133x8.0)		PPGA478	PBGA478	23.2 W
1.13 GHz (133x8.5)				23.8 W
1.20 GHz (133x9.0)				24.4 W
1.26 GHz (133x9.5)				22 W
1.33 GHz (133x10.0)				19 W

低電圧版
動作周波数	FSB	パッケージ	ソケット	TDP
650 MHz (100x6.5)	100 MT/s	mFC-BGA	H-PBGA479	10.6 W
667 MHz (133x5)	133 MT/s			- W
733 MHz (133x5.5)				11.2 W
800 MHz (100x6.5)				- W
866 MHz (100x7.5)				9.61 W

超低電圧版
動作周波数	FSB	パッケージ	ソケット	TDP
650 MHz (100x6.5)	100 MT/s	mFC-BGA	H-PBGA479	7 W
700 MHz (100x7.0)
800 MHz (100x8.0)
733 MHz (133x5.5)	133 MT/s
800 MHz (133x6.0)
866 MHz (133x6.5)

NetBurst 世代

Northwood-256K

Northwood-256K（ノースウッド-256K）はNorthwoodベースのモバイルCeleron。デスクトップ向けで同じコアを用いているNorthwood-128kと違い、2次キャッシュメモリが256KBとなっている。モバイルPentiumIIIベースのモバイルCeleronと同じくSpeedStepテクノロジは対応していない。

プロセスルール: 130 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 256 KB
MMX, SSE, SSE2
ソケット: Socket 478

動作周波数	FSB	TDP
1.2 GHz (100x12.0)	400 MT/s	20.8 W
1.4 GHz (100x14.0)		30W
1.5 GHz (100x15.0)
1.6 GHz (100x16.0)
1.7 GHz (100x17.0)
1.8 GHz (100x18.0)
2.0 GHz (100x20.0)		32W
2.2 GHz (100x22.0)		35W
2.4 GHz (100x24.0)
2.5 GHz (100x25.0)

Pentium M 世代

Celeron M / Banias-512K

ノートPC向けCPU Pentium Mに使われているBanias（バニアス）コアの2次キャッシュメモリ容量のうち半分を無効化することで1MBから512KBへと削減し、省電力制御である拡張版SpeedStep (EIST) を省略したCPUである。Celeron Mの名称が一般的である。

プロセッサー・ナンバー制が導入される以前から発売されていた600 / 800MHzで動作する超低電圧版は、プロセッサ・ナンバーではなくモバイルCeleron 600A MHz / 800A MHzの名称で販売された。

310、333についてはIntel発行の公式資料でもプロセッサーナンバーが無く、単純に動作周波数で表記されている場合がある。

対応チップセットは855GM/855GME/852GM。

プロセスルール: 130 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2
ソケット: Socket 479

プロセッサーナンバー	動作周波数	ソケット	TDP
310	1.20 GHz (100x12)	Socket 479 オンボード(PGA479)	24.5W
320	1.30 GHz (100x13)
330	1.40 GHz (100x14)
340	1.50 GHz (100x15)

超低電圧版
プロセッサーナンバー	動作周波数	ソケット	TDP	備考
-	600A MHz (100x6)	オンボード(PGA479)	7W	ULV 600MHz
-	800A MHz (100x8)			ULV 800MHz
ULV 333	900 MHz (100x9)

Celeron M / Dothan-1M

Dothan（ドタン）コアを採用したPentium Mから差別化で2次キャッシュメモリ容量の半分を無効化して1MBに減量したもの。番号末尾にJがつくものと、370,380,390はExecute Disable Bit（NXビット）が有効になっている。

対応チップセットは、855GME (350、360) と915GM ExpressとRadeonXpress 200M。

プロセスルール: 90 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, XD bit (3x0J, 370, 380, 390, 383)

プロセッサーナンバー	動作周波数	対応チップセット	ソケット	TDP
350	1.30 GHz (100x13)	855GME	Socket 479 オンボード(BGA479)	21W
360	1.40 GHz (100x14)	855GME
350J	1.30 GHz (100x13)	915GM Express
360J	1.40 GHz (100x14)
370	1.50 GHz (100x15)
380	1.60 GHz (100x16)
390	1.70 GHz (100x17)		オンボード(BGA479)
ULV 383	1.00 GHz (100x10)		オンボード(BGA479)	5.5W

Dothan-512K

Dothan-1Mをより低消費電力化するために、2次キャッシュメモリを1MBから512KBへと半減させたもの。

これと同様に90nmプロセスのDothanコアPentium M（ULV版）の2次キャッシュメモリを512KBに制限したバリエーションとしては他にもIntel A100/A110 (コードネームStealey)が後にLPIAカテゴリの最初のシリーズとして開発されており、パッケージングは異なるものの本コアの派生品と指摘されている^[2]。ただしこちらは対応チップセットが次世代の945系で、Coreアーキテクチャ（からVTやx64を省略したもの）に位置付けられている^[3]。

Dothan-512Kの対応チップセットは915GM Express/910GML Express。 205にはCeleron Mの名称がつかない。

プロセスルール: 90 nm
FSB: 400 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, XD bit (305, 373)
ソケット: Socket 479, オンボード (205)

プロセッサーナンバー	動作周波数	ソケット	TDP
205	1.20 GHz (100x12)	オンボード(PBGA479)	21W
ULV 353	900 MHz (100x9)	Socket 479	5W
ULV 373	1.00 GHz (100x10)	Socket 479	5.5W

Core 世代

Yonah-512K

プロセスルール: 65 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 512 KB
MMX, SSE, SSE2, SSE3, XD bit
ソケット: オンボード

プロセッサーナンバー	動作周波数	ソケット	TDP
215	1.33 GHz(100x10)	オンボード(PBGA479)	27W

Celeron M / Yonah-1M

65nmプロセスで製造されるYonah（ヨナ）コアを採用するCore Soloから2次キャッシュメモリ容量を半分の1MBに減量し、省電力制御である拡張版SpeedStep (EIST) 及び仮想化技術 (Intel VT) を省略したもの。

対応チップセットは、945GM Express/940GML ExpressとATI RADEON XPRESS 200M。

プロセスルール: 65 nm
FSB: 533 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, SSE3, XD bit
ソケット: Socket M

プロセッサーナンバー	動作周波数	ソケット	TDP
410	1.46 GHz (133x11)	Socket M	27W
420	1.60 GHz (133x12)
430	1.73 GHz (133x13)
440	1.86 GHz (133x14)	Socket M / オンボード(PBGA479)
450	2.00 GHz (133x15)	Socket M

超低電圧版
プロセッサーナンバー	動作周波数	ソケット	TDP
ULV 423	1.06 GHz (133x8)	オンボード(PBGA479)	5.5W
ULV 443	1.20 GHz (133x9)	オンボード(PBGA479)	5.5W

Merom-1M / 2M / L

65nmプロセスで製造されるCoreマイクロアーキテクチャのCore 2 Soloに使われているシングルコア版のMerom（メロン）の2次キャッシュメモリを2MBから1MBに半減させ、省電力制御である拡張版SpeedStep (EIST) 及び仮想化技術 (Intel VT) を省略したCPUである。

モバイル向けCeleronとしては初めてIntel 64に対応している。発売当初はMeromコアを使用し製造されていたが、後にL2キャッシュメモリの全容量が4MBから2MBに減量されたMerom-Lコアに変更された。ただしどちらであっても実際に使用できるキャッシュメモリ量は1MBである。

当初はCeleron Mブランドで販売されていたが、Celeron 540の発売からCeleronブランドとなった。その後、Celeron M 530もCeleron 530として発売された。プロセッサ・ナンバ末尾5のみExecute Disable Bit（NXビット）対応。Celeron 523および573は超低電圧版。

対応チップセットは、533MHz製品がGL960 Express、667MHz製品がGL 40 Express、TシリーズがGM45 Express/GL 40 Express。

シングルコア
プロセスルール: 65 nm
FSB: 533 - 667 MHz (MT/s)
L2 cache memory: 512 KB, 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
ソケット: Socket M, PBGA479（組み込み向け）, Socket P

Merom-1M
プロセッサーナンバー	動作周波数	FSB	2次キャッシュメモリ	ソケット	TDP	商品名
M 520	1.60 GHz (133x12)	533 MT/s	1 MB	Socket M	30W	Celeron M
M 530	1.73 GHz (133x13)			Socket M	30W	Celeron M
530	1.73 GHz (133x13)			Socket P オンボード(PBGA479)	27W	Celeron
540	1.86 GHz (133x14)			Socket P	30W
550	2.00 GHz (133x15)			Socket P オンボード(PBGA479)	31W
560	2.13 GHz (133x16)			Socket P
570	2.26 GHz (133x17)			Socket P

Merom-2M、XD bit対応
プロセッサーナンバー	動作周波数	FSB	2次キャッシュメモリ	ソケット	TDP	商品名
575	2.00 GHz (166x12)	667 MT/s	1 MB	Socket P	31W	Celeron
585	2.16 GHz (166x13)	667 MT/s	1 MB	Socket P	31W	Celeron

Merom-L 超低電圧版
プロセッサーナンバー	動作周波数	FSB	2次キャッシュメモリ	ソケット	TDP	商品名
ULV 523	933 MHz (133x7)	533 MT/s	1 MB	Socket M	5.5W	Celeron M
ULV 573	1.00 GHz (133x7.5)	533 MT/s	512 KB	オンボード(PBGA479)	10W	Celeron

Celeron (dual-core)

Merom-2M

この製品群のT1400とCore Soloでプロセッサーナンバーが重複するが、あちらはSocket M対応のシングルコアで、Yonahを基本とした別の製品であるので購入するときは注意が必要である。

デュアルコア
プロセスルール: 65 nm
FSB: 533/667 MHz (MT/s)
L2 cache memory: 512 KB, 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit
ソケット: Socket P

Celeron T
プロセッサーナンバー	動作周波数	コア数 (スレッド数)	FSB	2次キャッシュメモリ	ソケット	TDP	発売時期
T1400	1.73 GHz (133x13)	2 (2)	533 MT/s	512 KB	Socket P	35W	2008年7月
T1500	1.87 GHz (133x14)		533 MT/s	512 KB			2008年7月
T1600	1.66 GHz (166x10)		667 MT/s	1 MB			2008年12月
T1700	1.83 GHz (166x11)		667 MT/s	1 MB			2008年12月

Penryn-L

Penryn-L（ペンリャンL / ペンリンL）はモバイル用途向けのCPUである。45nmプロセスで製造される。 SUシリーズは、CULVノート向け低電圧版デュアルコアCeleron。さらにEIST、Intel Thermal Monitor 2に対応する。

プロセスルール: 45 nm
FSB: 800 MHz (MT/s)
L2 cache memory: 1 MB
MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit

プロセッサーナンバー	動作周波数	コア数	ソケット	TDP
900	2.20 GHz (200x11)	1	Socket P	35W
925	2.30 GHz (200x11.5)	1	Socket P	35W

超低電圧版
プロセッサーナンバー	動作周波数	コア数	ソケット	TDP	商品名
ULV722	1.20 GHz (200x6)	1	オンボード(BGA956)	5.5W	Celeron M
ULV723	1.20 GHz (200x6)			10W
ULV743	1.30 GHz (200x6.5)
ULV763	1.30 GHz (200x6.5)

Celeron T
プロセッサーナンバー	動作周波数	コア数	ソケット	TDP
T3000	1.80 GHz (200x9)	2	Socket P オンボード(BGA479)	35W
T3100	1.90 GHz (200x9.5)
T3300	2.00 GHz (200x10)
T3500	2.10 GHz (200x10.5)		Socket P

超低電圧版
プロセッサーナンバー	動作周波数	コア数	ソケット	TDP
SU2300	1.20 GHz (200x6)	2	オンボード(BGA 956)	10W

Nehalem 世代以降にリリースされた製品は、Intel Celeron (2010年) を参照。

出典

^ “Intel、低価格PC用のCPU名称を「Celeron」と発表”. PC Watch (1998年3月5日). 2012年8月30日閲覧。
^ “後藤弘茂のWeekly海外ニュースもう1つの超低消費電力CPU「Silverthorne」”. Impress Watch (2007年4月25日). 2015年9月13日閲覧。
^ “小型化への道筋が見えたUMPC”. Impress Watch (2007年4月19日). 2015年9月13日閲覧。

外部リンク

Celeron デスクトップ・プロセッサー・ファミリー（日本語）
Celeron ノートブックPC向けプロセッサー・ファミリー（日本語）

[1] “Intel、低価格PC用のCPU名称を「Celeron」と発表”. PC Watch (1998年3月5日). 2012年8月30日閲覧。

[2] “後藤弘茂のWeekly海外ニュースもう1つの超低消費電力CPU「Silverthorne」”. Impress Watch (2007年4月25日). 2015年9月13日閲覧。

[3] “小型化への道筋が見えたUMPC”. Impress Watch (2007年4月19日). 2015年9月13日閲覧。

[1]

[2]

[3]